차세대 메모리 — D램의 벽과 '꿈의 메모리'를 향한 경쟁

20볼트를 3.5밀리초 넘게, 모든 지우기에 똑같이

휴대폰과 노트북의 사진·앱은 SSD라는 저장장치에 담기고, SSD 안에서 데이터를 붙잡아 두는 칩이 낸드 플래시입니다. 낸드 플래시는 전원을 꺼도 내용이 남는 메모리로, 새로 쓰기 전에 한 덩어리를 통째로 지워야 합니다. SSD가 낸드 플래시 한 덩어리를 지울 때는 셀, 곧 데이터를 담는 가장 작은 칸에 예를 들어 20볼트가 넘는 전압을 3.5밀리초가 넘는 시간 동안 겁니다. 그동안 셀은 조금씩 상하고, 사용자의 읽기·쓰기 요청이 뒤로 밀릴 수 있습니다.

이 지우기 시간을 얼마로 잡아야 하는지가 2024년 한 연구의 출발점입니다. 저자들에 따르면 그 시간을 애초에 얼마로 잡아야 하는지를 파고든 연구는 그때까지 없었습니다. 기존 기법은 거의 다 모든 지우기에 하나의 고정된 시간을 썼고, 그 값은 최악의 동작 조건까지 덮도록 정해져 있었습니다.

저자들은 지우기 시간을 셀의 지금 상태에 맞춰 조절하게 했습니다. 지우기를 시작할 때 1밀리초쯤 짧게 한 번 걸어 보고, 아직 지워지지 않은 비트를 세서 알맞은 시간을 예측합니다. 비트는 0이나 1 한 자리입니다. 여기에 현대 SSD에 남아 있는 큰 신뢰성 여유를 공격적으로, 다만 안전하게 끌어 씁니다. 셀을 수직으로 쌓아 올린 실제 3D 낸드 칩 160개에서 SSD 수명이 기존 방식보다 43% 늘었고, 낸드 칩은 하나도 고치지 않았습니다. 실제 작업 11가지로 돌린 시스템 수준 평가에서는 가장 늦게 끝나는 읽기들이 기다린 시간, 곧 읽기 꼬리 지연도 최신 기법보다 평균 34% 줄었습니다 (arXiv:2404.10355, 실칩 실측 + 시스템 수준 평가).

여유가 그만큼 남아 있었다는 뜻입니다. 그 여유는 모든 지우기를 최악의 동작 조건에 맞춘 하나의 고정된 시간, 그리고 현대 SSD에 남아 있던 큰 신뢰성 여유 안에 있었습니다.

메모리, 곧 계산에 쓸 데이터를 담아 두었다가 필요할 때 내주는 칩은 컴퓨터 안에 층층이 놓여 있습니다. 맨 위의 S램은 프로세서 안에 두는 가장 빠른 메모리로, 곧 다시 쓸 데이터를 프로세서 곁에 가져다 두는 작고 빠른 저장 공간인 캐시를 만듭니다. 그 아래가 주기억장치인 D램으로, 컴퓨터가 일하는 동안 데이터를 담아 두는 메모리이고 전원이 꺼지면 담긴 내용이 사라집니다(「계산보다 나르기가 느리다 — 메모리 병목과 HBM」). 맨 아래가 낸드 플래시입니다. 위로 갈수록 빠르지만 비싸고 작습니다.

이 세 층을 가르는 성질이 하나 더 있습니다. 비휘발성은 전원이 끊겨도 저장한 값이 그대로 남아 있는 성질입니다. 낸드 플래시는 비휘발성이고, D램과 S램은 전원이 끊기면 값을 잃는 휘발성 메모리입니다.

이 세 층은 저마다 곤란을 안고 있습니다. 칩 안에 넣는 메모리를 견주는 한 비교 도구는 그 곤란을 두 방향으로 적습니다. 데이터를 많이 다루는 응용에서는 칩 바깥의 D램에 되풀이해 접근하는 일이 동작 전력을 끌어올리고, S램은 공정 미세화와 누설 전력이 효율을 제한한다는 것입니다 (arXiv:2109.01188). 누설 전력은 누설전류, 곧 트랜지스터가 「꺼진」 상태에서도 새어 나가는 전류가 쓰는 전력이고, 이 전류는 스위치가 작아질수록 커졌습니다(「트랜지스터는 스위치다 — 전기로 여닫는 아주 작은 수도꼭지」).

그래서 오래된 꿈 하나가 다시 불려 나왔습니다. 하나의 메모리로 전부 해결하는 '유니버설 메모리'입니다. 이 글은 먼저 D램이 왜 더 작아지기 어려운지, 낸드는 위로 쌓으며 무엇을 만났는지를 봅니다. 이어서 네 후보 MRAM·PCRAM·ReRAM·FeRAM이 각각 무엇을 바꾸고 무엇을 못 바꾸는지를 보고, 조금 다른 질문에 도착합니다. 물어야 할 것은 무엇이 이겼나보다 먼저, 무엇으로 재야 하나입니다.

여기 인용하는 논문은 전부 arXiv 공개본이고, 학회·저널을 거친 것과 동료심사 전 프리프린트가 섞여 있습니다. 실험으로 잰 값과 계산한 값도 섞여 있어서, 하중이 큰 자리마다 어느 쪽인지 괄호에 적었습니다.

D램 — 이웃을 두드리면 옆줄이 뒤집힌다

D램의 근본적인 약점은 잊어버린다는 것입니다. D램 셀은 커패시터, 곧 전하를 담아 두는 아주 작은 그릇에 값을 담는데, 그 전하가 조금씩 새어 나갑니다. 리프레시는 D램이 값을 잃지 않으려고 저장한 내용을 주기적으로 읽어 다시 채워 넣는 동작입니다.

리프레시는 미세화가 무겁게 만드는 문제입니다. 2012년 논문을 2023년에 돌아본 한 회고는 리프레시를 기술 미세화의 문제로 규정합니다. D램 셀 크기가 줄고 칩 용량이 커질수록 리프레시의 부작용, 곧 에너지를 쓰고 성능을 떨어뜨리는 일이 나빠지기 때문입니다. 작게 만든다고 저절로 풀리지 않고, 작아질수록 더 무거워진다는 뜻입니다.

같은 회고가 돌아본 해법은 도입의 지우기 이야기와 같은 모양입니다. D램 셀은 바둑판처럼 줄(row)을 지어 늘어서 있는데, 줄마다 데이터를 붙잡아 두는 최소 시간이 다릅니다. 그래서 줄들을 최소 유지 시간에 따라 묶음으로 나누고, 어느 줄이 어느 묶음인지를 블룸 필터라는 값싼 자료구조에 담아, 묶음마다 다른 주기로 리프레시합니다. 원 논문과 후속 연구의 평가에서 성능과 에너지 효율이 크게 나아졌고, 그 이득은 칩 용량이 클수록 커지는 것으로 나왔습니다 (arXiv:2306.16024, 회고 논문).

미세화는 다른 자해도 낳았습니다. D램은 읽고 쓸 때 한 줄을 통째로 열어 씁니다. 이렇게 줄을 여는 일을 활성화라고 부릅니다. 로우해머(RowHammer)는 D램의 한 줄을 반복해서 열고 닫으면 물리적으로 가까운 옆줄의 비트가 멋대로 뒤집히는 현상입니다. 2023년에 보고된 변종은 훨씬 덜 두드려도 됐습니다. 로우프레스(RowPress)는 한 줄을 오래 열어 두기만 해도 옆줄이 교란되어 비트가 뒤집히는 현상입니다.

로우프레스는 비트를 뒤집는 데 필요한 활성화 횟수를 현실적인 조건에서 한두 자릿수, 곧 열 배에서 백 배까지 줄입니다. 극단적인 경우에는 인접한 줄을 단 한 번 활성화하는 것만으로도 비트가 뒤집혔습니다. D램 규격의 하나인 DDR4의 실제 칩 164개를 특성 분석해 나온 결과는 셋입니다. 첫째, 주요 D램 제조사 세 곳의 칩에서 모두 나타났습니다. 둘째, D램 기술이 더 작은 노드로 내려갈수록 심해졌습니다. 노드는 반도체 공정의 한 세대에 붙이는 이름입니다(「「3나노」는 무엇의 길이인가 — 34평형 집을 줄자로 재면」). 셋째, 로우프레스는 로우해머와 다른 셀들을 건드리고, 온도와 접근 패턴이 바뀔 때 로우해머와 다르게 반응합니다 (arXiv:2306.17061, 실칩 특성 분석).

저자들은 로우해머 방어가 켜져 있는 실제 DDR4 시스템에서 두 가지를 보였습니다. 첫째, 사용자 권한만 가진 보통 프로그램이 로우프레스로 비트를 뒤집을 수 있었고, 재래식 로우해머로는 같은 일을 할 수 없었습니다. 그 시스템에서는 로우해머 방어가 켜져 있어도 로우프레스가 통했다는 뜻입니다. 둘째, 프로세서 쪽에서 D램에 명령을 내리는 회로인 메모리 컨트롤러가 접근 패턴에 따라 줄을 더 오래 열어 두면, 로우프레스 공격을 오히려 돕습니다. 줄을 오래 열어 두는 것은 성능을 위해 넣는 최적화입니다. 저자들은 기존 로우해머 대책을 낮은 추가 성능 부담으로 로우프레스까지 막도록 바꾸는 방법론도 함께 내놓았습니다 (arXiv:2306.17061).

벽이 기술 안에만 있지는 않다는 분석도 있습니다. 한 분석은 반세기에 걸친 개선이 D램을 주기억의 자리에 앉혔지만, 오늘의 미세화 문제를 넘으려면 만드는 쪽과 쓰는 쪽이 함께 움직여야 한다고 봅니다. 저자들은 업계 전체의 D램 표준이 정해 둔 생산자·소비자의 역할 분리가 진보의 걸림돌이 되어 가고 있다고 진단합니다. 이들이 살핀 방향은 넷입니다. 지연 개선, 리프레시 부담 감소, 로우해머 방어, 나빠지는 메모리 오류입니다. 네 경우 모두에서 가장 큰 장벽은 하나였다고 저자들은 적습니다. 쓰는 쪽이 D램의 신뢰성 특성을 들여다볼 수 없다는 것입니다. 그래서 이들이 제안한 것도 생산자와 소비자 사이의 제한적인 정보 투명성이고, 계획은 두 단계입니다. 먼저 크라우드소싱과 논문 발표로 정보를 바로 풀고, 궁극적으로는 D램 표준을 널리 고치는 것입니다 (arXiv:2401.16279, 분석·제안).

이 절의 연구들이 보인 미세화의 부담은 둘입니다. 셀이 작아지고 칩 용량이 커질수록 리프레시의 부작용이 나빠지고, 실제 DDR4 칩에서 잰 로우프레스는 더 작은 노드로 갈수록 심해졌습니다.

낸드 — 위로 쌓았더니 층마다 달랐다

낸드 플래시는 다른 길을 택했습니다. 평면에서 더 작게 그리는 대신 실리콘 층을 수직으로 수십 층 쌓아 올린 것이 3D 낸드입니다. 덕분에 훨씬 덜 공격적인 공정으로도 같은 칩에 더 많이 담을 수 있었습니다. 그런데 셀 설계와 회로와 구조가 바뀌면서, 여러 오류원이 신뢰성에 영향을 주는 방식도 크게 달라졌습니다.

실제 3D 낸드 칩을 특성 분석하자 평면 낸드에는 없던 오류원 셋이 나왔습니다. 첫째가 층간 공정 편차입니다. 층간 공정 편차는 한 칩 안에서 수직으로 쌓인 층마다 평균 오류율이 뚜렷하게 다른 현상입니다. 둘째는 조기 데이터 유실로, 데이터를 기록(프로그래밍)하고 나서 몇 시간 안에 전하가 새어 생기는 오류가 빠르게 늘어납니다. 셋째는 유지 간섭으로, 한 셀에서 전하가 새는 속도가 이웃 셀에 저장된 값에 따라 달라집니다.

저자들은 이 관측을 층간 편차와 유지 손실의 해석 모델로 정리하고, 서로 보완해 함께 쓸 수 있는 대응 기법 넷을 만들었습니다. 넷을 함께 쓰면 최신 기준선보다 플래시 수명이 1.85배 늘어납니다. 수명을 그대로 두는 쪽을 고르면 대신 오류정정 정보, 곧 읽다가 틀린 비트를 바로잡으려고 덧붙여 적어 두는 정보를 담는 저장 부담이 78.9% 줄어듭니다. 두 이득을 동시에 얻지는 않고, 어느 쪽으로 쓸지 고릅니다 (arXiv:1807.05140, 실칩 분석 + 기법 제안).

밀도를 더 짜내면 여유가 줄어듭니다. 한 셀에 4비트를 담는 QLC 낸드는 저장 밀도를 넓히는 대신 읽기 여유, 곧 한 셀 안의 값들을 서로 구별할 틈이 좁아집니다. 그 좁은 여유 안에서 QLC를 괴롭히는 것이 측면 전하 이동입니다. 이웃한 셀들 사이에 전하 밀도가 고르지 않아 전하가 옆으로 옮겨 가는 현상입니다. 기존 대응책인 WBVM·DVDS는 페이지, 곧 낸드가 한 번에 읽고 쓰는 데이터 묶음의 안쪽에서 배치를 바꿨습니다. 한 연구팀은 페이지 사이의 배열도 같은 효과를 낸다는 것을 관측하고, 물리 지식을 넣은 LSTM 신경망으로 배열을 정하게 했습니다. 비트 오류율은 배열을 전혀 하지 않은 경우보다 평균 80.4% 줄었고, 기존 기법 WBVM·DVDS보다는 부호 길이 64에서 각각 18.4%·15.2% 줄었습니다. 두 기존 기법과 달리 데이터를 어떻게 옮겼는지 기록할 플래그 비트도 필요 없습니다 (arXiv:2511.00075, 기법 제안·실험 평가).

여기까지 나온 벽들을 나란히 놓으면 모양이 겹칩니다. 한쪽에는 이웃이 이웃을 방해하는 일이 있습니다. 로우해머와 로우프레스, 3D 낸드의 유지 간섭, QLC의 측면 전하 이동은 기구는 다 다른데 결과는 같습니다. 다른 한쪽에는 같은 칩 안의 셀들이 서로 다르다는 사실이 있습니다. 줄마다 다른 최소 유지 시간, 층마다 다른 오류율, 셀 상태마다 다른 지우기 특성입니다. 앞서 본 여유들은 대체로 그 차이를 무시하고 하나의 값으로 통일해 둔 자리에서 나왔습니다.

'꿈의 메모리'는 왜 오래된 목표인가

그러면 층을 나누는 일을 그만두면 어떨까요. 유니버설 메모리는 S램처럼 빠르고, 낸드처럼 전원이 꺼져도 남고, D램처럼 빽빽하면서, 수없이 다시 써도 닳지 않는 단 하나의 메모리입니다. 제목의 '꿈의 메모리'가 이것이고, 비휘발성 메모리 연구가 오래 바라본 목표입니다.

후보들은 이 항목을 한꺼번에 채우지 못하고, 못 채우는 방식이 규칙적입니다. 비휘발성 주기억 기술을 정리한 한 리뷰의 요약으로는, 이 기술들은 대체로 고밀도, 바이트 단위 접근, 비휘발성, 저비용, 에너지 효율을 얻는 대신 쓰기 지연이 길고, 쓰기 전력이 크고, 쓰기 내구성이 제한됩니다. 바이트 단위 접근은 필요한 몇 바이트만 골라 읽고 쓸 수 있다는 뜻입니다. 얻는 쪽에는 밀도·비휘발성·비용이, 잃는 쪽에는 쓰기가 몰려 있습니다. 저자들은 2020년 시점에 이 기술들이 이미 D램의 경쟁력 있는 대안이 됐고, 메모리 시스템의 지형을 근본적으로 바꿀 것이라고 봤습니다.

같은 리뷰는 연구들을 메모리 구조, 데이터 영속성, 성능 개선, 에너지 절감, 마모 평준화로 나눕니다. 마모 평준화는 쓰기를 셀들에 고루 나눠 한 자리만 먼저 닳지 않게 하는 설계입니다. 리뷰가 꼽는 과제는 소자 바깥에 있습니다. 시스템 구조 설계, 운영체제의 메모리 관리, 여러 종류의 메모리를 섞어 쓰는 하이브리드 시스템의 프로그래밍 모델입니다. 저자들이 자기 작업으로 소개하는 것도 하이브리드 메모리 시스템 설계입니다 (arXiv:2010.04406, 리뷰).

이 분야에는 실제 소자를 구하기 어렵다는 사정도 있습니다. 신생 메모리 모델링을 다룬 한 튜토리얼은 비휘발성 메모리를 S램·D램 같은 재래식 휘발성 메모리의 유망한 대안으로 놓고 출발하면서, 실제 소자가 드물어 구조 탐색과 하드웨어·소프트웨어 공동 설계에서 시뮬레이터가 결정적인 역할을 한다고 적습니다. 이 튜토리얼이 네 사례 연구로 다루는 하이브리드 주기억과 캐시, 메모리 안 연산, 마모 평준화 설계는 이 분야의 관심사를 그대로 보여 줍니다 (arXiv:2502.10167, 튜토리얼·도구 공개).

도입에서 D램과 S램의 곤란을 적은 비교 도구가 그것이고, 대상은 칩에 내장하는 비휘발성 메모리로 한정돼 있습니다. 이 도구의 전제는 후보 기술마다 밀도·읽기·쓰기·신뢰성에서 서로 다른 맞바꿈을 내놓는다는 것입니다. 그래서 저자들은 그 맞바꿈을 현실적인 시스템 제약, 응용 수준의 영향과 함께 정량화하는 틀을 만들고, 단말 기기의 기계학습, 그래프 분석, 범용 캐시 계층 같은 자리에서 평가했습니다. 이 틀이 상정한 사용자는 응용 전문가·시스템 설계자·소자 전문가 셋 다입니다 (arXiv:2109.01188, 프레임워크). 세 부류가 함께 쓰도록 도구를 따로 만들었다는 것은, 2021년 그 시점에 이 분야의 눈금이 하나로 모여 있지 않았다는 뜻으로 읽힙니다.

꿈은 하나지만 길은 적어도 네 갈래입니다. 네 후보에 같은 두 질문을 던져 보겠습니다. 0과 1을 무엇으로 담는가, 그리고 그 대가로 무엇을 맞바꾸는가.

MRAM — 확률적으로 뒤집히는 성질은 결함이자 자원이다

MRAM(자기저항 메모리)은 전하 대신 전자의 스핀이 만드는 자성층의 자화 방향, 곧 아주 작은 자석이 가리키는 방향에 정보를 저장하는 메모리입니다. 핵심 부품인 자기터널접합은 아주 얇은 절연막을 사이에 둔 자성층 두 장으로, 두 층의 자화 방향이 같은지 반대인지에 따라 전기저항이 달라집니다. 그래서 MRAM은 0과 1을 자화 방향에 담고, 자석의 방향은 전원이 꺼져도 그대로라서 비휘발성입니다.

MRAM을 유니버설 메모리 후보로 꼽는 근거로는 무제한에 가까운 내구성, 낮은 읽기·쓰기 지연, 초저전력 동작, 고밀도, CMOS 공정 호환성이 꼽힙니다. CMOS 공정은 오늘날 칩을 만드는 표준 실리콘 공정입니다. 이 목록은 한 논문이 첫 문장에 배경으로 적어 둔 것이고, 그 논문이 실제로 한 일은 메모리 만들기와 거리가 멀었습니다.

저자들이 노린 것은 MRAM의 결함 쪽입니다. 자기터널접합은 본래 확률적으로 뒤집히고, 저자들은 그 원인으로 소자 고유의 요인과 공정 편차를 함께 듭니다. 같은 전류를 같은 시간 흘려도 어떤 셀은 뒤집히고 어떤 셀은 안 뒤집힙니다. 저자들은 시중에서 파는 상용 MRAM 칩의 쓰기 지연을 조작해 그 확률성을 끌어냈고, 그것으로 참난수, 곧 예측할 수 없는 진짜 무작위 수를 뽑았습니다. 저자들이 아는 한 상용 토글 MRAM으로는 첫 시스템 수준 구현이고, NIST 난수 검정을 돌린 결과 이 방식이 최악의 경우에도 초당 약 22메가비트로 충분히 빠르고 넓은 동작 조건에서 견고하다고 저자들은 보고합니다 (arXiv:2104.00198, 상용 칩 실측).

같은 확률성이 다른 논문에서는 넘어야 할 벽으로 적힙니다. STT-MRAM은 셀을 꿰뚫어 흐르는 전류의 스핀으로 자화를 뒤집는 방식입니다. 이 방식은 비휘발성·빠른 동작·높은 내구성으로 매력적이지만 한계도 있습니다. 스위칭이 확률적이고, 자화를 뒤집는 데 필요한 최소 전류인 임계 스위칭 전류가 높습니다. 전류가 높으면 나노초와 그보다 짧은 시간의 초고속 동작에는 쓰기 어렵습니다.

그래서 나온 SOT 방식은 자기터널접합 아래 층에 옆으로 흐르는 면내 전류가 만드는 토크로 자화를 뒤집습니다. 여기에 대가가 붙습니다. 그때까지 연구된 SOT-MRAM 셀은 면내 전류를 걸기 위해 단자를 셋 쓰고, 그래서 셀이 커집니다. 전류와 속도의 벽을 넘으려고 온 방식이 대신 셀 면적을 내주게 됩니다. 이 논문이 만든 것은 단자가 둘인 셀입니다. 아주 얇고 좁은 탄탈럼 하부층 위에 CoFeB/MgO 자기터널접합 기둥을 세우면, 전압 하나를 걸 때 면내 전류와 면외 전류가 동시에 생깁니다. 저자들은 스위칭을 주로 SOT가 일으킨다는 것을 보인 다음, 같은 구조로 만든 STT-MRAM 셀과 비교해 임계 쓰기 전류가 70% 넘게 줄었다고 보고합니다 (arXiv:1806.09713, 소자 실측).

더 먼 쪽을 보는 시도도 있습니다. 원자 몇 겹 두께의 2차원 물질(「2D 반도체 — 그래핀의 배신과 '실리콘 이후'의 진짜 후보」)로 모든 층을 만든 자기저항 메모리입니다. 읽기는 앞의 자기터널접합처럼 터널 자기저항으로 하고, 쓰기를 바꿨습니다. 한쪽 층에 전류를 흘리면 전자의 궤도 자기모멘트가 한쪽으로 쏠리면서 자성층에 토크를 줍니다. STT와 SOT가 스핀 모멘트에 기대는 반면 이 궤도전달토크는 면에 수직인 궤도 모멘트를 씁니다. 그 덕에 계면 전류만으로 외부 자기장 없이 상온에서 수직 자화를 뒤집을 수 있었고, 저자들은 이 방식이 저전력·고성능 메모리에 유망하다고 봅니다 (arXiv:2312.01269, 소자 실증).

약점을 고치기보다 피해 가는 설계도 있습니다. GPU, 곧 그래픽과 대량 병렬 계산을 맡는 프로세서의 L1 데이터 캐시에 STT-MRAM을 섞은 한 제안입니다. 실행 중에 얻는 정보로 어느 데이터가 얼마나 읽힐지를 예측해서, 한 번 쓰고 여러 번 읽는 블록만 STT-MRAM에 넣고 여러 번 다시 쓰는 블록은 남겨 둔 작은 S램에 넣습니다. 쓰기 쪽의 약점은 그대로 두고, 쓰기가 적은 데이터만 골라 담는 방식입니다. 평가에서 GPU 안의 상호연결망을 건너가는 메모리 참조가 32% 줄었고, 재래식 GPU 캐시보다 성능이 217% 올라가고 에너지가 53% 줄었습니다 (arXiv:1903.01776, 구조 제안·시뮬레이션 평가).

MRAM은 0과 1을 자화 방향에 담고, STT 방식에서 그 대가는 쓰기입니다. 뒤집는 데 큰 전류가 들고, 뒤집힘이 확률적입니다. SOT와 궤도전달토크는 그 전류를 줄이려는 다른 쓰기 방식이고, 확률성은 한 논문에서는 벽으로, 다른 논문에서는 난수의 재료로 쓰였습니다.

PCRAM — 성숙한 기술에 남은 것들

PCRAM(상변화 메모리)은 물질을 결정 상태와 비정질 상태 사이에서 바꿔 정보를 저장하는 메모리입니다. 결정 상태는 원자들이 가지런히 줄을 선 상태이고, 비정질 상태는 원자들이 뒤엉킨 상태입니다. 두 상태의 전기저항이 크게 다르고, 그 차이가 0과 1이 됩니다. 상은 셀을 전류로 달궈서 바꿉니다.

2010년의 한 종합 리뷰는 이 기술이 짧은 기간에 빠르게 성숙했다고 평가합니다. 작은 치수로 축소한 정교한 실증에서도, 유지·내구·성능·수율을 갖춘 대규모 어레이 실증에서도 이전 세대 기술들을 앞질렀다는 것입니다. 수율은 만든 것 가운데 쓸 수 있는 제품의 비율이고, 어레이는 셀을 바둑판처럼 많이 늘어놓은 배열입니다. 리뷰가 꼽는 강점은 확장성과 빠른 스위칭입니다.

같은 리뷰가 이어서 적는 과제 목록은 깁니다. 만드는 쪽에서는 리셋 전류, 곧 셀을 비정질로 바꾸는 데 드는 전류를 낮추는 셀 설계, 소자마다 특성이 흩어지는 변동성의 제어가 꼽힙니다. 뜻밖의 항목도 하나 있습니다. 제조 절차 자체가 상변화 물질에 바람직하지 않은 변화를 일으킬 수 있다는 것입니다. 동작 단계에서는 데이터 유지, 내구성, 바이어스 극성 효과, 그리고 소자 사이의 열 누화가 이어집니다. 셀을 달구어 상을 바꾸는 기술이라 그 열이 이웃 셀로 번집니다. 앞 절의 '이웃이 이웃을 방해한다'가 여기서도 나타납니다. 리뷰가 앞으로의 강화 요소로 드는 것은 중간 저항 상태로 한 셀에 여러 값을 담는 방식, 부호화, 초고밀도로 가는 경로입니다 (arXiv:1001.1164, 2010년 시점의 종합 리뷰).

PCRAM은 D램 자리를 직접 겨냥하기도 합니다. 비휘발성이고 누설 전력이 0이며, D램보다 셀 밀도가 높고 유지 시간이 길고 용량을 키우기 쉽기 때문입니다. 그런데 전기로 제어하는 통상적인 PCM(PCRAM의 다른 이름)은 D램보다 쓰기 지연이 길고 쓰기 에너지가 크며, 한 셀에 담을 수 있는 값이 2비트에 묶입니다. 앞 절의 리뷰가 요약한 그 맞바꿈입니다.

그래서 셀을 전기 대신 빛으로 건드리는 길이 나왔습니다. 다른 연구자들이 먼저 실증한 광 제어 PCM 셀은 셀당 5비트를 지원하고, 실리콘 광배선에 실린 빛 신호로 셀에 직접 접근합니다. 다만 대가가 따른다고 이 논문은 적습니다. 빛 신호로 셀에 직접 접근하기 때문에 재래식 메모리 구조로는 이런 시스템을 설계할 수 없고, 구조를 통째로 다시 설계해야 한다는 것입니다. 저자들이 그 셀 위에 올린 구조 COSMOS는 계층적 다중 뱅크 배열에 새 읽기·쓰기 규약을 얹고, 전기-광-전기 변환 유닛으로 프로세서와 신호를 주고받습니다. 프로세서와 COSMOS를 함께 담은 2.5차원 통합 시스템을 평가한 결과, 전기 제어 PCM보다 평균 2.14배 빨랐고, 비트당 읽기 에너지는 3.8배, 비트당 쓰기 에너지는 5.97배 적었습니다 (arXiv:2107.11516, 구조 제안·시뮬레이션 평가).

미세화 쪽에서는 물질을 단순하게 만드는 결과가 나왔습니다. 상변화 물질의 성질을 다듬는 흔한 전략은 여러 첨가 원소를 정확한 비율로 섞는 것이라, 원소 넷짜리 화합물이나 그보다 복잡한 물질이 되기 일쑤입니다. 그런데 안티모니라는 단일 원소도 극히 작은 부피에 가두면 쓸 만한 대안이 됐습니다. 조성이 단순하면 소자를 공격적으로 줄일수록 심해지는 문제, 곧 스위칭이 일어나는 작은 부피에서 조성이 최적 비율에서 어긋나는 문제가 사라집니다. 저자들은 여기서 한 걸음만 더 나가, 그러면 정보 저장에 나노 크기 효과를 활용할 수 있을지도 모른다고 적습니다 (arXiv:1902.00254, 소자 실증).

시간도 약점입니다. 저장해 둔 셀의 전기저항이 시간이 지나면서 조금씩 흘러가듯 달라집니다. 이런 비이상성은 상변화 소자로 메모리 안에서 계산할 때 얻을 수 있는 정밀도를 해칩니다. 저자들이 유망한 대응으로 드는 것은 상의 배치를 소자 안의 안정한 요소에 투영하는 구조이고, 이들은 버섯형이라 불리는 대표적인 상변화 메모리 구조에서 그 투영 기구를 조사했습니다. 나노 규모의 투영 Ge2Sb2Te5 소자로 상태에 따른 저항, 저항이 시간에 따라 흘러가는 정도인 드리프트 계수, 상 배치를 재고, 그것으로 이 소자들이 근본적으로 어떻게 동작하는지를 드러냈습니다 (arXiv:2105.13693, 소자 실측).

PCRAM은 0과 1을 원자 배열의 상태에 담고, 그 대가로 D램보다 긴 쓰기 시간과 큰 쓰기 에너지, 이웃으로 번지는 열을 안습니다. 시간에 따라 흘러가는 저항은 메모리 안에서 계산할 때 정밀도를 해칩니다.

ReRAM — 저항변화 메모리는 멤리스터인가

ReRAM(저항변화 메모리)은 절연 물질에 전압을 걸어 안에 전도성 통로(필라멘트)를 만들거나 끊어서 저항을 바꾸는 메모리입니다. 통로가 이어져 있으면 저항이 낮고 끊겨 있으면 높아서, 0과 1은 통로가 있느냐 없느냐에 담깁니다. 이 글이 다루는 것은 이 필라멘트형이고, 통로 없이 계면에서 저항이 바뀌는 방식도 있습니다. 구조가 단순해 집적에 유리합니다.

이 기술의 상용화가 무엇에 달렸는지를 2017년의 한 연구가 첫 문단에 적어 두었습니다. 전이금속 산화물 ReRAM은 동작 전력·내구성·속도·밀도가 좋아 스토리지 클래스 메모리, 곧 D램과 저장장치 사이의 자리를 노리는 메모리로 집중 개발되고 있지만, 상용 배치는 나노 규모의 물리화학적 힘을 이해한 예측 가능한 모델에 결정적으로 달려 있다는 것입니다. 그 이해는 그 시점까지 모호하고 논쟁적이었습니다. 스위칭 중에 원자가 어떻게 움직이는지를 직접 보기 어렵기 때문입니다.

그래서 이 팀은 싱크로트론 X선 분광현미경으로 하프늄 산화물 소자를 동작하는 중에 들여다봤습니다. 보인 것은 산소가 모자라서 생긴 국소 전도 통로, 그리고 그 통로를 둘러싼 과잉 산소의 저전도 고리였습니다. 산소가 통로 밖으로 밀려나 테두리에 쌓인 모양입니다. 이어서 열처리를 하자 갈라져 있던 산소가 다시 고르게 섞이면서, 셀이 처음 만들어졌을 때의 저항 상태 쪽으로 되돌아갔습니다. 저자들은 통로가 생기고 사라지는 과정이 전류가 내는 열로 구동되는 두 움직임, 곧 반지름 방향의 열영동과 픽 확산으로 잘 모형화된다는 것을 보였습니다. 열영동은 온도 차를 따라 원자가 옮겨 가는 현상이고, 픽 확산은 많은 데서 적은 데로 퍼지는 확산입니다. 서로 반대 방향으로 겨루는 두 나노 규모의 힘입니다 (arXiv:1701.00864, 실측 + 모형화).

극한 환경에서의 결과도 있습니다. Al2O3/TiO2-x 교차점 소자는 상온인 300켈빈부터 1.5켈빈까지 저항 스위칭에 성공했습니다. 130켈빈과 1.5켈빈 사이에서는 전압을 올리는데 전류가 줄어드는 음의 미분저항이 전류-전압 곡선에 나타났고, 저자들은 이를 Ti4O7 전도 필라멘트의 금속-절연체 전이로 돌립니다. 곡선이 매우 비선형이 되어 1.5켈빈에서 켜짐 전류 대 꺼짐 전류의 비가 최대 84까지 올라갔습니다. 저자들은 이것이 셀마다 붙이던 선택 소자 없이 극저온 수동 크로스바, 곧 가로세로 전극이 엇갈리는 점마다 셀만 둔 배열을 만들 길을 연다고 결론짓고, 저저항 상태의 전도는 호핑형 기구를 시사한다고 덧붙입니다 (arXiv:1908.05545, 소자 실측).

이 분야에는 이름 자체를 시험대에 올린 실험도 있습니다. 흔히 「모든 저항변화 메모리는 멤리스터」라고 말합니다. 멤리스터는 원래 정식화대로라면 저항이 오직 그 소자를 지나간 알짜 전하에만 의존하는 가상의 이상적인 소자입니다. 전하가 얼마나 빨리, 언제 지나갔는지와 상관없이, 한쪽으로 지나간 양에서 되돌아간 양을 뺀 알짜 전하만이 저항을 정한다는 뜻입니다.

2019년에 어떤 물리계가 정말 멤리스터인지 판정하는 명확한 시험이 다른 연구자들에 의해 제안됐습니다. 한 팀이 그 시험을 자기들이 만든 Cu-SiO2 셀과 시중에서 파는 상용 전기화학적 금속화 셀 양쪽에 적용했습니다. 결과는 명확했습니다. 멤리스터가 아니었습니다. 저자들은 결론을 어디까지 넓힐 수 있는지도 스스로 밝힙니다. 이 셀들이 다른 많은 메모리 셀과 비슷한 특징을 공유하기 때문에 「모든 저항변화 메모리는 멤리스터」라는 주장이 반박된다는 것입니다. 나아가 이들은 이상적인 멤리스터가 실제로 만들 수 있는 물리 소자로 존재하는지에 의문을 던지고, 멤리스터 모델로 실제 저항변화 메모리를 기술하는 일이 불가능하다는 추측 두 개를 정식화합니다 (arXiv:1909.07238, 소자 실측).

이름이 가리키는 것과 실제 사물이 같은가라는 물음은 「무어의 법칙 그 이후 — '나노미터'는 무엇을 뜻하게 됐나」가 공정 이름을 두고 던진 물음이기도 합니다. ReRAM은 0과 1을 통로가 있느냐 없느냐에 담습니다. 앞의 연구 시점까지 상용화에 필요한 예측 모델은 통로가 생기고 사라지는 원리를 다 이해하지 못한 채였고, 그 연구가 확인한 두 힘은 앞으로 세울 모델의 구성 요소로 제시됐습니다.

FeRAM — 같은 결함이 범인이고 자원이다

FeRAM(강유전체 메모리)은 강유전체의 분극 방향에 정보를 저장하는 메모리입니다. 분극은 물질 안의 양전하와 음전하가 한쪽으로 치우쳐 늘어선 상태이고, 강유전체는 이 치우침을 스스로 유지하고, 전기로 그 방향을 뒤집을 수 있는 물질입니다. 전기로 한 번 밀어 둔 방향이 전원을 끊어도 남아서, 0과 1은 분극이 어느 쪽을 향하느냐에 담깁니다.

판을 바꾼 것은 이산화하프늄(HfO2)이 강유전성을 띤다는 발견입니다. 이산화하프늄은 실리콘 공정과 잘 맞고, 아주 얇은 막에서도 분극이 뜻밖에 끈질기게 남습니다. 그런데 왜 그런지는 2021년 시점에도 논쟁 중이었습니다. 강유전성을 내는 극성 상은 준안정 상태, 곧 버티고는 있지만 가장 안정한 상태는 아닌 상태이고, 덩어리 상태에서 가장 안정한 바닥 상태는 극성이 없는 쪽입니다. 자연스러운 쪽으로 두면 강유전성이 사라져야 하는데, 박막에서, 그리고 그 뒤에는 덩어리에서도 남는 것이 발견됐습니다. 그동안의 설명은 응력, 결정립계, 산소 공공 같은 외적 요인들과 열처리 중 상전이 동역학이 겹쳐 쌓인 결과라는 것이었습니다. 산소 공공은 산소 원자가 빠져 비어 있는 자리입니다.

한 제일원리 계산, 곧 실험값 없이 양자역학 법칙에서 출발해 물질의 성질을 계산한 연구는 다른 범인을 지목합니다. 이원 산화물에 흔한데도 간과돼 온 결함인, 양전하 두 개를 띤 산소 공공이 극성 상의 안정화에 결정적이라는 것입니다. 강조점은 결함이 있다는 사실보다 그 결함의 전하 상태에 있고, 저자들은 이 전하 상태가 넓은 띠간격 산화물에서 경쟁하는 상들의 열역학적 안정성을 조절하는 새 자유도가 된다고 적습니다 (arXiv:2106.12159, 제일원리 계산).

강유전체를 트랜지스터에 넣으면 소자 하나가 메모리가 됩니다. 트랜지스터는 게이트, 곧 채널 위에 얇은 막을 사이에 두고 얹힌 조각에 거는 전압으로 전류의 길을 여닫는 스위치입니다. FeFET는 게이트 아래 절연막 자리에 강유전체를 끼워 넣어, 그 분극 방향이 트랜지스터의 켜짐 상태를 기억하게 만든 소자입니다. 2021년 시점에 이 소자가 유력한 후보로 활발히 검토되던 자리는 3D 낸드 메모리 응용입니다.

수치만 보면 잠재력이 또렷합니다. 강유전 HfO2는 10년이 넘는 데이터 유지, 10¹² 사이클이 넘는 내구성, 1나노초 아래의 분극 스위칭, 10~30 μC/cm²의 잔류 분극을 보입니다. 다만 이 수치들은 강유전체 막을 두 전극 사이에 끼운 커패시터의 것입니다. 실제 FeFET의 성능은 강유전 HfO2 커패시터보다 훨씬 나쁘다고 알려져 있었고, 그 이유는 완전히 이해되지 않았습니다.

한 모델링 연구가 그 어긋남에서 출발합니다. 저자들은 전하 균형이라는 틀 위에 FeFET 모델을 세우고, 금속·강유전체·유전체·반도체가 겹쳐 쌓인 게이트 구조에서 전하 균형과 누설 보조 스위칭 기구가 어떻게 작용하는지를 따졌습니다. 결론은 병목의 위치를 옮깁니다. 메모리 특성을 결정하는 것은 강유전층보다 강유전체와 유전체의 계면, 그리고 유전체층입니다. 저자들은 이 모델로 실험 FeFET가 잘 설명되며, 커패시터와 FeFET 사이의 불일치가 성공적으로 이해됐다고 적습니다 (arXiv:2105.12892, 모델링).

더 공격적인 소자도 나왔습니다. HfO2/ZrO2 강유전 나노층을 CMOS 배선 공정(BEOL)과 SiO2/Si 위에 동시에 통합한 연구는 5볼트 아래에서 나노초 다중준위 쓰기를 얻었습니다. 배선 공정은 트랜지스터를 다 만든 뒤 그 위에 금속 배선 층을 쌓는 단계이고, 다중준위 쓰기는 한 셀에 두 값보다 많은 값을 나눠 담는 쓰기입니다.

분극을 끝까지 뒤집지 않는 부분 분극 스위칭을 쓰자 내구성이 10¹¹ 사이클 위로 올라갔고, 읽어도 값이 지워지지 않는 비파괴 읽기와 10년 유지를 갖춘 정전용량 상태가 만들어졌습니다. 그러나 실험은 벽도 드러냈습니다. 읽기 주파수가 1MHz, 곧 1초에 백만 번을 넘으면 그 정전용량 창이 무너졌습니다. 저자들은 소자의 RC 시상수, 곧 소자가 전압 변화를 따라가는 데 걸리는 시간보다도 짧은 20피코초짜리 펄스로 분극에 따라 달라지는 누설전류를 재는 방법을 써서 그 속도 한계를 우회했습니다. 읽기 한 번에 든 에너지는 14펨토줄이었습니다 (arXiv:2606.03677, 소자 실측).

유니버설 메모리라는 꿈과 가장 정면으로 만나는 소자도 여기서 나옵니다. 비휘발성 S램은 두 약점을 서로 메우려는 시도입니다. CMOS S램의 높은 누설 전력과 신생 비휘발성 메모리의 긴 쓰기 지연입니다. 그런데 기존 설계들은 대개 S램의 내용을 비휘발성 쪽에 옮겨 두었다가 되살리는 백업·복원 동작을 요구했고, 셀 면적 부담이 컸습니다. 한 제안은 FeFET 둘을 교차결합하고 접근 트랜지스터 둘을 붙인 4-트랜지스터 구조로 이를 풉니다. 재래식 6-트랜지스터 S램보다 작습니다. 쓰기 조건만 바꾸면 같은 셀이 휘발성 모드로도, 비휘발성 모드로도 동작합니다. 비휘발성 모드에서는 2나노초 저장 시간에 0.13마이크로와트의 저장 전력을 썼고, 백업·복원 동작이 따로 필요 없었습니다 (arXiv:2606.19918, 소자·회로 제안).

같은 물질이 정반대로도 쓰입니다. 비휘발성 메모리 연구가 활발해지자 오히려 분극이 스스로 풀리는 현상이 주목을 받았습니다. 한 연구는 유지 시간을 규율하는 물리를 이해하면 소자를 비휘발성 메모리 쪽으로도, 정해 둔 시간 상수가 결정적으로 중요한 실시간 신호처리 쪽으로도 최적화할 기회가 열린다고 봅니다. 시간 상수는 값이 얼마 동안 버티다 사라지는지를 나타내는 시간입니다. 저자들은 이런 소자가 축소된 메모리 소자 하나 안에서 거의 임의의 시간 상수를 구현할 우아한 해법일 수 있고, 그것이 시간을 다루는 연산과 뇌를 흉내 낸 연산으로 가는 길을 연다고 적습니다.

그래서 이들이 만든 것은 일부러 결함을 넣은 계면을 가진 강유전 커패시터 적층입니다. 내부 전기장이 한쪽 분극을 붙잡아 두는 덕에, 불안정한 쪽 분극 상태는 밀리초 규모로 유지되다 사라집니다. 유지 시간이 분극 상태와 전기 자극 둘 다에 따라 달라져서 한 소자에서 여러 시간 규모를 쓸 수 있었고, 저자들은 이 내부 전기장의 원천으로 산소 공공의 역할을 가능성으로 듭니다 (arXiv:2508.08973, 소자 실측).

앞에서 강유전성을 붙잡아 주는 쪽으로 지목됐던 산소 공공이, 여기서는 데이터를 새게 만들어 시간을 조절하는 쪽의 원천 후보로 나옵니다. 비휘발성을 목표로 삼은 분야에서 휘발성을 일부러 만들어 낸 것이고, 그 차이를 만든 것은 계면의 상태였습니다.

FeRAM은 0과 1을 분극의 방향에 담습니다. 이 절의 연구들이 마주한 대가는 둘입니다. 커패시터에서 잰 성능이 FeFET에서 그대로 나오지 않았고(한 모델이 그 까닭을 설명했습니다), 한 정전용량 소자는 빠른 읽기에서 창이 무너졌습니다(같은 연구는 더 짧은 펄스 읽기로 우회했습니다).

메모리가 연산을 만났을 때

차세대 메모리의 야심은 D램·낸드의 자리를 넘겨받는 데서 그치지 않습니다. 계산 장치는 계속 빨라지는데 메모리에서 데이터를 실어 오는 속도가 따라오지 못해 계산보다 기다림이 성능을 정하게 된 상태, 곧 메모리 벽(「계산보다 나르기가 느리다 — 메모리 병목과 HBM」)은 계산하는 부분과 데이터를 담는 부분이 떨어져 있는 컴퓨터 구조에서 나옵니다. 이런 구조를 폰노이만 구조라고 부릅니다. 그렇다면 데이터를 실어 나르지 말고 데이터가 저장된 그 자리에서 계산을 끝내자는 발상이 나옵니다. 이 발상은 「나르지 말고 그 자리에서 하자 — 메모리에 계산을 시켰더니 질문이 여섯 개 남았다」가 따라갑니다.

무어의 법칙, 곧 칩 하나에 넣는 트랜지스터 수가 일정한 기간마다 두 배로 는다는 관찰이 저물면서 미세화로 얻을 컴퓨팅 성능 향상이 크지 않으리라는 전망이 나왔습니다. 한 리뷰는 그래서 인공지능의 진보가 하드웨어 한계 때문에 느려지거나 멈추지 않겠느냐는 물음을 던지고, 그 답의 후보로 이 리뷰가 멤리스터라고 부르는 ReRAM 계열 소자를 검토합니다. 저자들이 겨냥한 자리는 셋입니다. 전력 효율이 좋은 메모리 안 연산, 딥러닝 가속기, 그리고 뇌의 신경세포처럼 짧은 전기 신호를 주고받으며 계산하는 스파이킹 신경망입니다. 다만 저자들이 중심 주제로 꼽는 것은 소자에서 그치지 않습니다. 폰노이만이 아닌 구조에 기대야 한다는 것, 그리고 거기에 맞는 학습·추론 알고리즘을 따로 개발해야 한다는 것입니다 (arXiv:2004.14942, 리뷰).

한 연구팀은 76만 개의 상변화 메모리 소자 위에 메모리 안에서 계산을 끝내는 초차원 컴퓨팅 시스템을 구현했습니다. 초차원 컴퓨팅은 아주 큰 패턴들을 메모리 안에서 다루고 서로 비교해 학습·분류하는 계산법입니다. 이 시스템은 언어 분류, 뉴스 분류, 근전도 신호의 손동작 인식 세 과제에서 소프트웨어와 견줄 만한 정확도를 냈습니다. 이 계산법을 고른 까닭은, 이 방식의 핵심 성질이 계산을 맡은 물리적 기질의 불완전함에 견고하다는 것입니다 (arXiv:1906.01548, 소자 실증). 불완전함을 고치기보다 견디는 계산법을 고른 것이고, MRAM 절에서 본 '약점을 피해 가는' 설계와 같은 모양입니다.

빛과 원자 두께 — 무대가 넓어진다

메모리가 없어서 막힌 분야가 또 있습니다. 광집적회로는 빛으로 신호를 다루는 칩으로, 대역폭, 곧 단위 시간에 옮길 수 있는 데이터의 양이 크고 지연이 낮고 병렬성이 태생적입니다. 그런데 효율적이고 확장 가능한 비휘발성 메모리 소자가 없다는 것이 완전히 프로그래밍 가능한 광학 시스템의 근본적 한계로 남아 있다고 한 리뷰는 적습니다. 전자 메모리를 붙이면 빛과 전기 사이의 변환이 되풀이되며 에너지와 지연이 따라옵니다.

그래서 저항 스위칭에 광학적 읽기를 결합한 비휘발성 광-전자 저항 메모리가 후보로 떠올랐습니다. 이 리뷰가 정리한 스위칭 기구 목록은 필라멘트 전도, 계면형 스위칭, 상변화 전이, 이온 이동입니다. 앞의 ReRAM과 PCRAM 절에서 따라온 원리들이 여럿 다시 나옵니다. 다른 점은 갇힌 빛과의 상호작용이 얹힌다는 것이고, 그래서 견주는 축에도 항목이 하나 붙습니다. 스위칭 에너지·속도·내구성에 빛을 얼마나 잘 바꿔 놓는지를 뜻하는 광 변조 효율이 더해집니다 (arXiv:2606.01463, 리뷰).

원자 두께 물질 쪽에서도 결과가 나왔습니다. MoS2/h-BN/다층 그래핀을 쌓아 만든 비휘발성 메모리는 계면이 원자 수준으로 평평하고 쓰기·지우기 속도가 약 20나노초였습니다. 저자들이 비교 대상으로 든 최고 수준의 플래시는 약 100나노초입니다 (arXiv:2009.01581, 소자 실증). 이 초록에는 유지 시간이나 내구성 수치가 없습니다.

그래서 무엇으로 재야 하나

여기 인용한 연구 가운데 D램과 낸드를 완전히 대체한 후보를 보고한 것은 없습니다. 같은 리뷰는 이 기술들을 D램의 경쟁력 있는 대안으로 보면서, 과제로는 여러 종류의 메모리를 섞어 쓰는 시스템의 설계를 꼽았습니다 (arXiv:2010.04406). 인용한 연구들이 후보를 시험하는 자리도 각자에게 맞는 자리입니다. 칩에 내장하는 메모리, 캐시, 스토리지 클래스 메모리, 그리고 뇌를 흉내 낸 계산과 메모리에서 바로 계산하는 가속기입니다.

인용한 연구들이 각자의 시점에 적은 과제는 이렇습니다. MRAM은 STT 방식의 임계 쓰기 전류와 확률적 스위칭이 (arXiv:1806.09713, arXiv:2104.00198), PCRAM은 리셋 전류·쓰기 에너지·시간에 따른 저항 변화가 꼽혔습니다 (arXiv:1001.1164, arXiv:2107.11516, arXiv:2105.13693). ReRAM은 예측 모델의 바탕이 될 이해가 모자랐고 이름을 둘러싼 논쟁이 남았습니다 (arXiv:1701.00864, arXiv:1909.07238). FeRAM은 강유전성의 기원이 논쟁 중이었고, 커패시터와 소자의 격차는 한 모델이 설명해 냈습니다 (arXiv:2106.12159, arXiv:2105.12892).

몇몇 지적은 소자보다 재는 방법을 겨눕니다. 가장 날카로운 것은 산화물 채널을 쓰는 강유전 비휘발성 커패시터를 다룬 2025년 연구에 있습니다. 이런 소자의 특성 평가는 그때까지 몇 초 규모에 걸쳐 전압을 천천히 쓸어 올리고 내리는 방식으로 이뤄져 왔습니다. 그런데 실제 메모리 배열에서 소자는 짧은 펄스로 동작합니다. 저자들이 펄스 방식의 쓰기·신뢰성 특성을 체계적으로 조사해 보니, 두 상태에 필요한 것이 달랐습니다. 저자들은 켜짐 상태를 유지하려면 분극이 저절로 풀리는 정도를 최적화하는 일이, 꺼짐 상태를 유지하려면 쓰고 나서 시간을 두고 읽을 때의 손실을 줄이는 일이 중요하다고 제안합니다. 1볼트에서 10⁹회가 넘는 읽기 스트레스에도 비파괴 읽기가 유지된다는 것도 이 펄스 조건에서 실증됐습니다 (arXiv:2512.16040, 소자 실측).

같은 방향의 지적이 여럿입니다. 후보를 견주려면 밀도·읽기·쓰기·신뢰성을 응용 맥락과 함께 놓아야 한다는 것 (arXiv:2109.01188), 광회로로 무대를 옮기면 축이 하나 더 붙는다는 것 (arXiv:2606.01463), 실제 소자가 드물어 시뮬레이터가 탐색의 중심에 있다는 것입니다 (arXiv:2502.10167). 어느 것도 무엇이 이겼는지를 말하지 않고, 전부 어떻게 재야 그 물음에 답할 수 있는지를 말합니다.

약점을 고치기도, 비켜 가기도 하는 경쟁

차세대 메모리 이야기는 하나의 정답을 향한 직선 경주와 거리가 멉니다. 전자의 스핀, 물질의 상, 저항의 변화, 강유전체의 분극이 저마다 다른 물리로 같은 꿈을 좇습니다. 약점을 정면으로 줄인 결과도 있습니다. 단자를 둘로 줄인 SOT 셀, 단일 원소로 조성 문제를 없앤 상변화 물질, 더 짧은 펄스로 속도 한계를 넘은 읽기가 그렇습니다. 약점을 그대로 두고 비켜 가는 설계도 그만큼 눈에 띕니다. 쓰기가 느리면 쓰기가 적은 데이터만 담고, 확률적으로 뒤집히면 그 확률로 난수를 뽑고, 정의가 흔들리면 그 정의부터 시험대에 올립니다.

이 글이 본 연구들 가운데 승자는 없었고, 끝내 하나가 아닐지도 모릅니다. 이 글이 인용한 연구 가운데 여럿은 새 소자와 함께, 그 소자들을 제대로 견줄 눈금을 만들고 있었습니다.

근거 논문

• "AERO" (2024) — arXiv:2404.10355 (프리프린트) — 지우기 시간을 셀에 맞춰, 수명 +43%.
• "NVMExplorer" (2021) — arXiv:2109.01188 (프리프린트) — 임베디드 NVM의 맞바꿈을 잰다.
• "RAIDR 회고" (2023) — arXiv:2306.16024 (프리프린트) — 줄마다 리프레시 주기를 나눈다.
• "RowPress" (2023) — arXiv:2306.17061 (프리프린트) — 오래 열어 두기만 해도 뒤집힌다.
• "Producer-Consumer" (2024) — arXiv:2401.16279 (프리프린트) — 최대 장벽은 정보 차단.
• "3D NAND Lifetime" (2018) — arXiv:1807.05140 (프리프린트) — 새 오류원 셋, 1.85배 또는 78.9%.
• "PDA-LSTM" (2025) — arXiv:2511.00075 (프리프린트) — 페이지 배열로 QLC 오류율 감소.
• "NVMM 서베이" (2020) — arXiv:2010.04406 (프리프린트) — 대체가 아니라 하이브리드.
• "Modeling Emerging Memory" (2025) — arXiv:2502.10167 (프리프린트) — 소자가 드물어 시뮬레이터가.
• "True Random Number… MRAM" (2021) — arXiv:2104.00198 (프리프린트) — 확률성으로 참난수를.
• "Two-terminal SOT-MRAM" (2018) — arXiv:1806.09713 (프리프린트) — 2단자 셀, 임계 전류 70%↓.
• "Orbit-transfer torque" (2023) — arXiv:2312.01269 (프리프린트) — 무자기장 스위칭.
• "FUSE" (2019) — arXiv:1903.01776 (프리프린트) — 쓰기 적은 블록만 골라 담는다.
• "Phase change memory" (2010) — arXiv:1001.1164 (프리프린트) — 성숙의 근거와 과제 목록.
• "Optically-Controlled PCM" (2021) — arXiv:2107.11516 (프리프린트) — 대가는 구조 재설계.
• "Monatomic PCM" (2019) — arXiv:1902.00254 (프리프린트) — 단일 원소로 조성 이탈을 없앤다.
• "Projected mushroom PCM" (2021) — arXiv:2105.13693 (프리프린트) — 투영 구조의 동작 원리.
• "Conduction Channel Formation" (2017) — arXiv:1701.00864 (프리프린트) — 통로와 산소 고리를 봤다.
• "Switching at 1.5 K" (2019) — arXiv:1908.05545 (프리프린트) — 극저온까지 스위칭, ION/IOFF 84.
• "…memories are not memristors" (2019) — arXiv:1909.07238 (프리프린트) — 시험해 보니 아니었다.
• "Charged Oxygen Vacancy…" (2021) — arXiv:2106.12159 (프리프린트) — 범인은 공공의 전하 상태.
• "Charge Balance in Fe-FETs" (2021) — arXiv:2105.12892 (프리프린트) — 병목은 계면과 유전체층.
• "20 ps Read in HfO2/ZrO2" (2026) — arXiv:2606.03677 (프리프린트) — 창이 무너지자 20 ps 펄스로.
• "FeFET Differential Bit-Cell" (2026) — arXiv:2606.19918 (프리프린트) — 두 모드를 겸하는 4T 셀.
• "Volatile Memory in HZO" (2025) — arXiv:2508.08973 (프리프린트) — 휘발성을 일부러 만든다.
• "Pulse-Mode nvCAPs" (2025) — arXiv:2512.16040 (프리프린트) — 산화물 채널 소자를 펄스 모드로 쟀다.
• "Memristors — from In-memory…" (2020) — arXiv:2004.14942 (프리프린트) — 알고리즘도 함께 개발해야.
• "In-memory hyperdimensional" (2019) — arXiv:1906.01548 (프리프린트) — 76만 소자 위의 실증.
• "Opto-electronic Memories" (2026) — arXiv:2606.01463 (프리프린트) — 광회로의 한계는 쓸 만한 메모리의 부재.
• "Ultrafast flash… vdW" (2020) — arXiv:2009.01581 (프리프린트) — 원자 두께 적층으로 약 20 ns.