2D 반도체 — 그래핀의 배신과 '실리콘 이후'의 진짜 후보

실리콘은 70년 가까이 전자 산업의 왕좌를 지켰다. 무어의 법칙은 트랜지스터를 끝없이 작게 만들었고, 우리는 그 미세화를 당연하게 여겼다. 그런데 채널이 원자 몇 층 두께에 가까워지자 한계가 드러났다. 너무 얇아진 채널에서는 단채널 효과(short-channel effect)와 이동도 저하가 나타나, 게이트로 전류를 깨끗이 끄고 켜기가 어려워진다. 무어의 법칙이 평탄해지면서 "실리콘 이후(post-silicon)"라는 말이 학계의 화두가 됐다 (arXiv:2010.10382, arXiv:2606.04219).

여기서 한 물질이 구원자처럼 등장했다. 그래핀이다. 이 글은 그래핀이 어떻게 "기적의 물질"로 떠올랐다가 디지털 트랜지스터의 핵심에서 조용히 탈락했는지, 그리고 그 빈자리를 누가 메우려 하는지를 따라간다. 미리 밝혀 둘 것이 있다. 여기 인용하는 논문은 대부분 동료심사 전 프리프린트(arXiv)다. 빠르게 진화하는 분야라 세부 수치는 후속 연구로 갱신될 수 있다.

그래핀 열풍 — "기적의 물질"

그래핀은 탄소 원자 한 층으로 이루어진 2차원 결정이다. 등장하자마자 학계를 사로잡은 건 압도적인 전자 이동도였다. 한 리뷰에 따르면 공중에 매달린(suspended) 그래핀에서 전자 이동도가 무려 2×10⁵ cm²V⁻¹s⁻¹까지 관측됐다 (arXiv:2010.10382). 실리콘과는 비교가 되지 않는 수치였다. 원자 한 층 두께라는 점도 매력적이었다. 채널을 더 얇게 만들 수 없어 고민하던 산업에, 그래핀은 "두께의 한계"라는 문제 자체를 지워버리는 듯 보였다.

그래핀의 발견은 단지 한 물질의 등장이 아니라, 2차원 물질이라는 거대한 가족의 문을 연 사건이었다. 그래핀에서 출발해 전이금속 칼코겐화물(TMD), MXene, 그리고 이들을 층층이 쌓은 반데르발스(van der Waals) 헤테로구조까지, 원자 두께 물질의 세계가 폭발적으로 확장됐다 (arXiv:2503.22476). 한동안 그래핀은 실리콘을 잇는 차세대 전자 재료의 가장 강력한 후보였다.

반전 — 그래핀은 트랜지스터를 '끌' 수 없다

그런데 디지털 회로의 관점에서 치명적인 결함이 있었다. 그래핀에는 밴드갭이 없다. 그래핀은 디랙점(Dirac point)에서 전도띠와 가전자띠가 맞붙은 반금속(semimetal)이라, 밴드갭이 0이다. 트랜지스터의 본질은 전류를 켜고(on) 끄는(off) 스위치인데, 밴드갭이 없으면 전류를 완전히 끌 수가 없다. 그래핀 FET 리뷰는 이 점을 분명히 짚는다 — 그래핀은 제로 밴드갭의 반금속이라 "디지털 전자 응용의 맥락에서 골칫거리"라고 (arXiv:2010.10382).

구체적인 증상은 낮은 on/off 비로 나타난다. 스위치를 꺼도 전류가 충분히 작아지지 않는 것이다. hBN으로 감싼 고품질 그래핀 FET을 연구한 그룹조차 "디랙점에 밴드갭이 없다는 사실이 이 시스템을 쓸 만한 트랜지스터로 만드는 데 걸림돌"이라고 적었다 (arXiv:2405.06267). 그래핀이 아무리 빠르게 전자를 나르더라도, '끌 수 없는 스위치'는 논리 회로의 부품이 될 수 없다.

열풍이 무색하게 현실의 평가는 냉정했다. 한 연구는 그래핀이 "실리콘을 잇는 강력한 후보로 여겨지지만, 실제로는 아직 표준 반도체 재료를 능가하는 능력을 보여주지 못했다"고 정리했다. 그래핀의 실용적 강점은 마이크론 크기의 초고주파 아날로그 트랜지스터나 양자홀 계측 소자 정도로 사실상 제한돼 있었다 (arXiv:1202.5975).

밴드갭을 '억지로' 열어보려는 시도들

물론 연구자들이 손 놓고 있던 건 아니다. 그래핀에 밴드갭을 인위적으로 여는 여러 길이 시도됐다. 이중층 그래핀에 수직 전기장을 걸거나 (arXiv:2010.10382), 그래핀을 폭 좁은 리본(나노리본)으로 자르거나, hBN과 정밀하게 정렬해 모아레(moiré) 퍼텐셜로 디랙점에 갭을 여는 방법이다 (arXiv:2405.06267). 텔루륨을 끼워 넣어 스핀-궤도 상호작용으로 약 240 meV의 갭을 연 연구가 있고 (arXiv:2311.16792), 금속 접촉 아래 이중층 그래핀에서 밴드갭이 열린 실험 신호도 보고됐다 (arXiv:1412.1202). 웨이퍼 규모 CVD 그래핀을 폭 12 nm 나노리본으로 깎아 약 0.1 eV 갭을 추정한 연구도 있었다 (arXiv:1204.0499).

그러나 이 방법들은 대부분 갭이 너무 작거나, 나노리본의 거친 가장자리가 이동도를 떨어뜨려 그래핀 본래의 장점을 깎아먹는 딜레마를 안았다. "밴드갭을 열면 이동도가 죽고, 이동도를 살리면 갭이 없다." 그래핀은 이 모순에서 좀처럼 빠져나오지 못했다.

빈자리를 메우다 — 2D TMD 반도체

그래핀이 남긴 빈자리, 즉 "원자 두께인데 밴드갭이 있는 반도체"를 메운 것이 전이금속 칼코겐화물(TMD)이다. MoS₂(이황화몰리브덴), WSe₂(이셀레늄화텅스텐)가 대표적이다. 이들은 그래핀과 달리 처음부터 반도체다. 단층 한계에서도 분명한 밴드갭을 가지며, 그 갭이 마침 가시광선 영역에 있어 디지털 전자와 광전자 양쪽에 적합하다 (arXiv:1402.0047).

TMD의 강점을 정리하면 이렇다. 원자 수준으로 얇으면서도 높은 전자 이동도와 기계적 강도를 갖고, 무엇보다 조절 가능한 밴드갭을 가진다 (arXiv:2601.02628). 채널이 원자 몇 층으로 얇으면 게이트가 채널 전체를 더 강하게 장악할 수 있어, 실리콘을 괴롭히던 단채널 효과 억제에 본질적으로 유리하다.

이 가능성은 이론에 그치지 않는다. 2016년에 이미 단층 반도체 MoS₂만으로 만든 1비트 마이크로프로세서가 시연됐다. 트랜지스터 115개로 이루어진, 그때까지 2차원 물질로 만든 가장 복잡한 회로였다 (arXiv:1612.00965). 그래핀이 끝내 넘지 못한 "논리 회로"의 벽을 TMD는 넘기 시작한 셈이다. 그래서 2D 물질 로드맵들은 TMD를 그래핀과 나란히 차세대 트랜지스터의 핵심 후보로 올려놓는다 (arXiv:2503.22476).

그러나 — 공학의 진짜 난제들

여기까지 보면 TMD가 곧 실리콘을 대체할 것 같다. 하지만 정직한 그림에는 여러 그늘이 있다. 실험실의 멋진 단일 소자와 양산 가능한 칩 사이에는 큰 강이 흐른다. 그 강을 이루는 공학 난제들을 하나씩 보자.

① 접촉저항 — 가장 끈질긴 벽

가장 악명 높은 문제는 접촉저항(contact resistance)이다. 금속 전극을 2D 반도체에 붙이면 그 경계에 쇼트키 장벽(Schottky barrier)이 생겨 전류가 들어가기 어렵다. 게다가 금속-TMD 계면에서는 페르미 준위 고정(Fermi level pinning)이 일어나, 고전적인 쇼트키-모트 규칙으로 예측조차 어려운 장벽이 만들어진다 (arXiv:2601.02628). 이 높은 접촉저항이 전류 공급 능력을 제한해 TMD 트랜지스터와 집적회로의 성능을 발목 잡는다.

이 벽은 표면을 잘 닦는다고 사라지지 않는, 더 근본적인 문제일 수 있다. 원자 분해능 전자현미경으로 Ti-MoS₂ 계면을 들여다본 연구는, 황과 강하게 결합하려는 Ti가 MoS₂에서 황(S)을 떼어내며 계면을 파괴한다는 것을 보였다. 증착 공정을 개선하는 것만으로는 풀 수 없는, 결합 자체의 본질적 한계라는 것이다 (arXiv:1807.01377). 한편 정반대 가능성을 제시한 연구도 있다 — 초고진공에서 깨끗하게 박리한 MoS₂/Au 접합은 본래 옴(ohmic)성으로 잘 통하며, 지금까지 보고된 높은 접촉저항의 진짜 원인은 계면 오염이라는 것이다 (arXiv:2605.27187). 접촉저항의 정체와 한계를 둘러싼 논쟁은 지금도 활발하다 (arXiv:2110.02563, arXiv:2105.10792).

② p형 소자의 부족

논리 회로(CMOS)는 n형과 p형 트랜지스터가 짝을 이뤄야 동작한다. 그런데 2D 반도체에서는 p형 소자, 특히 정공(hole)을 잘 주입하는 저저항 p형 접촉을 만들기가 유독 어렵다. 실리콘에서는 접촉 영역에 불순물을 진하게 도핑해 옴성 접촉을 만들지만, 단층 WSe₂ 같은 p형 2D 반도체에서는 이 치환 도핑 전략이 잘 통하지 않는다 (arXiv:2312.04849). 연구자들은 전하 이동 도핑이나 헤테로구조 같은 우회로로 접근하지만 (arXiv:2312.04849), p형 소자의 부족은 여전히 2D CMOS의 큰 숙제다 (arXiv:2601.02628).

③ 대면적 균일 성장

실험실에서 손톱만 한 결정 조각으로 멋진 소자를 만드는 것과, 웨이퍼 전면에 균일한 단층 막을 까는 것은 전혀 다른 문제다. CVD로 성장한 단층 MoS₂가 최고 수준의 박리 시료에 맞먹는 특성을 보인 연구도 있지만, 그조차 "단층 반도체 기반 대면적 전자공학을 향한 한 걸음"이라는 신중한 표현을 썼다 (arXiv:1608.00987). 도전적 시도도 이어진다 — 단층 MoS₂를 전도성 그래핀과 나란히 접합해 2D 이종구조를 대규모로 화학 조립하고, 그 위에 논리 회로(인버터)까지 올린 연구가 그 예다 (arXiv:1512.05016).

④ 이동도·결함, 그리고 유전체 통합

TMD는 이론적 잠재력에 비해 실제 소자의 이동도가 낮다는 오랜 수수께끼를 안고 있다. 한 연구는 채널을 극단적으로 단층까지 줄이면 오히려 이동도가 10배 떨어지는 현상을 보고하며, 원인을 표면의 쿨롱 불순물 산란으로 지목했다 — 화학 잔류물, 흡착 기체, 표면 댕글링 본드 같은 것들이다 (arXiv:1308.3837). 단층 반도체의 무질서(disorder)는 소자 성능과 재현성·확장성을 직접 위협하는 요인으로, 이를 영상화해 품질을 평가하려는 시도까지 나왔다 (arXiv:2603.07418). 또한 황 공공(sulfur vacancy) 같은 결함이 전하를 가둬 전송을 억제하기도 한다 (arXiv:2108.02116).

마지막으로 깨끗한 게이트 유전체 통합도 핵심 난제다. 원자 두께의, 댕글링 본드 없는 2D 표면에는 기존 벌크 반도체용 유전체 공정을 그대로 적용하기 어렵다. 호환 가능하고 확장 가능한 유전체와 통합 기술의 부재가 소자 성능과 상용화를 제한한다는 지적이 거듭된다 (arXiv:2402.02707). 유전체/채널 계면은 거의 모든 성능 지표를 좌우하는데, 무엇이 좋은 게이트 유전체인지조차 아직 체계적으로 정리되지 못했다 (arXiv:2509.20014).

정직한 현주소

그렇다면 2D 반도체는 어디쯤 와 있을까. 솔직한 답은 "실리콘의 즉각적 대체재는 아니다"이다. TMD는 미세화의 끝(ultimate scaling)에서 실리콘이 가진 두께·정전 제어의 한계를 본질적으로 넘어설 잠재력을 보여줬지만 (arXiv:2606.04219, arXiv:2601.02628), 접촉저항·p형·대면적 성장·유전체 통합이라는 공학의 강을 아직 다 건너지 못했다.

현실적인 경로는 '전면 교체'가 아니라 '하이브리드'와 '특정 응용 우선'에 가깝다. 2D 물질의 큰 매력 중 하나는 실리콘 기반 하드웨어와 쉽게 통합된다는 점이고 (arXiv:2503.22476), 그래서 후공정(back-end-of-line) 층에 얹는 적층 집적이나, 그래핀을 접촉층으로 쓰고 TMD를 채널로 쓰는 식의 역할 분담이 활발히 연구된다 (arXiv:2603.19937). 그래핀은 디지털 트랜지스터의 채널 자리에서는 물러났지만, 초고주파 아날로그·광전자·접촉 공학 같은 다른 자리에서 여전히 제 몫을 한다 (arXiv:1202.5975, arXiv:2603.19937).

TMD 쪽도 마찬가지다. 단층 마이크로프로세서 (arXiv:1612.00965), 폭 15 nm까지 줄여도 오히려 on-전류가 늘어난 나노리본 트랜지스터 (arXiv:2606.04219) 같은 인상적인 시연이 쌓이고 있지만, 이것들은 양산 제품이 아니라 가능성의 증거다. 여러 로드맵이 공통으로 말하는 결론은 분명하다 — 어느 한 물질도 실리콘 이후의 모든 요구를 혼자 채우지는 못하며 (arXiv:1402.0047), 2D 반도체는 여전히 흥미진진한 연구 단계에 있다 (arXiv:2503.22476).

무엇이 진짜 이야기인가

그래핀의 서사가 흥미로운 건, 그것이 과학에서 흔한 '열풍과 교정'의 교과서이기 때문이다. 한 물질의 한 가지 빛나는 장점(초고이동도)이 다른 결정적 약점(밴드갭 부재)을 가린 채 기대를 부풀렸고, 데이터가 쌓이며 그 기대는 더 정확한 자리로 옮겨갔다. 그래핀은 실패한 게 아니라, 자기에게 맞는 자리를 찾아간 것이다.

그리고 그 과정에서 진짜 후보가 분명해졌다. 원자 두께의 밴드갭을 가진 TMD 반도체다. 다만 후보가 됐다는 것과 왕좌를 차지했다는 것은 다르다. 실리콘이 70년에 걸쳐 다듬은 접촉·도핑·유전체·대면적 공정의 성숙을, 2D 반도체는 이제 막 쌓아가는 중이다. 성배는 아직 손에 들어오지 않았다. 그러나 적어도 우리는 그 성배가 어떻게 생겼고 어디서 찾아야 하는지를 그래핀의 여름으로부터 배웠다.

이 글은 과학 정보 제공을 위한 것이며, 인용한 근거의 대부분은 동료심사 전 프리프린트(arXiv)입니다. 빠르게 진화하는 분야로, 추후 후속 연구로 세부 내용이 갱신될 수 있습니다.

---

근거 논문 (arXiv)

실리콘 미세화의 벽 · 실리콘 이후

• 그래핀 FET 리뷰(무어의 법칙 평탄화, post-silicon) (arXiv:2010.10382)
• 원자 두께 2D 나노리본의 폭-스케일링 벽 돌파 (arXiv:2606.04219)
• sub-2nm 접촉저항·터널링 한계 ab initio 분석 (arXiv:2603.14296)

그래핀 열풍 · 2D 물질 가족

• 그래핀 초고이동도(최대 2×10⁵), 그래핀 FET 리뷰 (arXiv:2010.10382)
• 2D 물질 로드맵(그래핀·TMD·MXene·헤테로구조) (arXiv:2503.22476)

반전 — 그래핀의 밴드갭 부재 · on/off 한계

• 제로 밴드갭 반금속이라 디지털에 부적합 (arXiv:2010.10382)
• 디랙점 밴드갭 부재가 트랜지스터의 걸림돌(graphene-hBN FET) (arXiv:2405.06267)
• 그래핀은 아직 표준 반도체를 능가 못 함(에피택셜 그래핀) (arXiv:1202.5975)

그래핀 밴드갭 인위적 개방 시도

• 이중층 전기장·나노리본·모아레 갭 (arXiv:2010.10382, arXiv:2405.06267)
• Te 끼움으로 240 meV 스핀-궤도 갭 (arXiv:2311.16792)
• 금속 접촉 아래 이중층 그래핀 갭 신호 (arXiv:1412.1202)
• 웨이퍼 CVD 그래핀 나노리본 ~0.1 eV 갭 (arXiv:1204.0499)

TMD가 빈자리를 메우다(밴드갭 + 원자 두께)

• TMD 접촉·계면 공학 리뷰(조절 가능한 밴드갭) (arXiv:2601.02628)
• TMD 반도체 소자 리뷰(직접 밴드갭, 디지털·광전자 적합) (arXiv:1402.0047)
• 단층 MoS₂ 마이크로프로세서(트랜지스터 115개) (arXiv:1612.00965)
• 2D 물질 로드맵(2D 트랜지스터 핵심 후보) (arXiv:2503.22476)

공학 난제 ① 접촉저항 · 페르미 고정

• 페르미 준위 고정·쇼트키 장벽·접촉저항 리뷰 (arXiv:2601.02628)
• Ti-MoS₂ 계면의 본질적 결합 한계(원자 분해능 STEM) (arXiv:1807.01377)
• 깨끗한 MoS₂/Au는 본래 옴성, 오염이 진짜 원인 (arXiv:2605.27187)
• 접촉저항 지배 성분 규명(Rjun) (arXiv:2110.02563)
• 2D 반도체 접촉 개선·전류 crowding 모델 (arXiv:2105.10792)

공학 난제 ② p형 소자 부족

• p형 단층 WSe₂ 저저항 옴성 접촉(전하이동 도핑) (arXiv:2312.04849)

공학 난제 ③ 대면적 균일 성장

• CVD 단층 MoS₂ 성능 투영, 대면적 한 걸음 (arXiv:1608.00987)
• 2D 이종구조 대규모 화학 조립·논리 회로 (arXiv:1512.05016)

공학 난제 ④ 이동도·결함·유전체

• 단층화 시 이동도 10배 저하, 표면 쿨롱 산란 (arXiv:1308.3837)
• 단층 반도체 무질서 영상화(확장성·재현성) (arXiv:2603.07418)
• 황 공공에 의한 전송 억제(graphene-MoS₂) (arXiv:2108.02116)
• 2D TMD용 유전체 통합 리뷰 (arXiv:2402.02707)
• 좋은 게이트 유전체 식별 기준 (arXiv:2509.20014)

정직한 현주소 · 하이브리드

• 그래핀-MoS₂ 수직 이종구조 FET(접촉 공학) (arXiv:2603.19937)