Paperis 아티클
기적의 물질 그래핀은 왜 트랜지스터를 '끌' 수 없었나, 그리고 그 빈자리를 메운 TMD 반도체
이 글은 AI가 연구 논문을 바탕으로 작성한 교육·정보 제공용 콘텐츠이며, 전문가의 조언을 대체하지 않습니다. 오류를 발견하셨나요? 알려주세요
© 2026 네오쿤스(Paperis) · 링크 공유는 환영합니다. 전문 전재·재배포는 사전 허가가 필요합니다.
실리콘은 70년 가까이 전자 산업의 왕좌를 지켰다. 무어의 법칙은 트랜지스터를 끝없이 작게 만들었고, 우리는 그 미세화를 당연하게 여겼다. 그런데 채널이 원자 몇 층 두께에 가까워지자 한계가 드러났다. 너무 얇아진 채널에서는 단채널 효과(short-channel effect)와 이동도 저하가 나타나, 게이트로 전류를 깨끗이 끄고 켜기가 어려워진다. 실제로 게이트 길이와 채널 두께는 5 nm까지 줄어들었지만, 이번엔 채널 폭을 40–50 nm 아래로 줄이는 데서 댕글링 본드·가장자리 무질서·측면 공핍이라는 새 병목이 나타났다 (arXiv:2606.04219). 무어의 법칙이 평탄해지면서 "실리콘 이후(post-silicon)"라는 말이 학계의 화두가 됐다 (arXiv:2010.10382).
여기서 한 물질이 구원자처럼 등장했다. 그래핀이다. 이 글은 그래핀이 어떻게 "기적의 물질"로 떠올랐다가 디지털 트랜지스터의 핵심에서 조용히 탈락했는지, 그리고 그 빈자리를 누가 메우려 하는지를 따라간다. 미리 밝혀 둘 것이 있다. 여기 인용하는 논문은 대부분 동료심사 전 프리프린트(arXiv)다. 빠르게 진화하는 분야라 세부 수치는 후속 연구로 갱신될 수 있다.
그래핀은 탄소 원자 한 층으로 이루어진 2차원 결정이다. 등장하자마자 학계를 사로잡은 건 압도적인 전자 이동도였다. 한 리뷰에 따르면 공중에 매달린(suspended) 그래핀에서 전자 이동도가 무려 2×10⁵ cm²V⁻¹s⁻¹까지 관측됐다 (arXiv:2010.10382). 실리콘과는 비교가 되지 않는 수치였다. 원자 한 층 두께라는 점도 매력적이었다. 채널을 더 얇게 만들 수 없어 고민하던 산업에, 그래핀은 "두께의 한계"라는 문제 자체를 지워버리는 듯 보였다.
그래핀의 발견은 단지 한 물질의 등장이 아니라, 2차원 물질이라는 거대한 가족의 문을 연 사건이었다. 그래핀에서 출발해 전이금속 칼코겐화물(TMD), MXene, 그리고 이들을 층층이 쌓은 반데르발스(van der Waals) 헤테로구조까지, 원자 두께 물질의 세계가 폭발적으로 확장됐다 (arXiv:2503.22476). 한동안 그래핀은 실리콘을 잇는 차세대 전자 재료의 가장 강력한 후보였다.
그런데 디지털 회로의 관점에서 치명적인 결함이 있었다. 그래핀에는 밴드갭이 없다. 그래핀은 디랙점(Dirac point)에서 전도띠와 가전자띠가 맞붙은 반금속(semimetal)이라, 밴드갭이 0이다. 트랜지스터의 본질은 전류를 켜고(on) 끄는(off) 스위치인데, 밴드갭이 없으면 전류를 완전히 끌 수가 없다. 그래핀 FET 리뷰는 이 점을 분명히 짚는다 — 그래핀은 제로 밴드갭의 반금속이라 "디지털 전자 응용의 맥락에서 골칫거리"라고 (arXiv:2010.10382).
구체적인 증상은 낮은 on/off 비로 나타난다. 스위치를 꺼도 전류가 충분히 작아지지 않는 것이다. hBN으로 감싼 고품질 그래핀 FET을 연구한 그룹도 "디랙점에 밴드갭이 없다는 사실이 이 시스템을 쓸 만한 트랜지스터로 만드는 데 걸림돌"이라는 데서 출발했다. 이들은 hBN을 정렬해 모아레 퍼텐셜로 갭을 열고 이중 게이트를 따로 제어해 최적 on/off 영역까지 도달했다고 보고했다 — 뒤집어 말하면, 갭을 인위적으로 열어 주기 전의 그래핀은 스위치가 되지 못한다는 뜻이다 (). 그래핀이 아무리 빠르게 전자를 나르더라도, '끌 수 없는 스위치'는 논리 회로의 부품이 될 수 없다.
열풍이 무색하게 현실의 평가는 냉정했다. 한 연구는 그래핀이 "실리콘을 잇는 강력한 후보로 여겨지지만, 실제로는 아직 표준 반도체 재료를 능가하는 능력을 보여주지 못했다"고 정리했다. 그래핀의 실용적 강점은 마이크론 크기의 초고주파 아날로그 트랜지스터나 양자홀 계측 소자 정도로 사실상 제한돼 있었다. 다만 같은 연구는 구조화된 탄화규소(SiC) 표면 위에 성장시킨 그래핀이 가장자리 거칠기 문제를 극복해 고품질 리본과 링을 만들 수 있음을 보이며, 나노스케일 패터닝의 활로를 제시하기도 했다 (arXiv:1202.5975).
물론 연구자들이 손 놓고 있던 건 아니다. 그래핀에 밴드갭을 인위적으로 여는 여러 길이 시도됐다. 이중층 그래핀에 수직 전기장을 걸거나 (arXiv:2010.10382), 그래핀을 폭 좁은 리본(나노리본)으로 자르거나, hBN과 정밀하게 정렬해 모아레(moiré) 퍼텐셜로 디랙점에 갭을 여는 방법이다 (arXiv:2405.06267). 텔루륨을 끼워 넣어 스핀-궤도 상호작용으로 약 240 meV의 갭을 연 연구가 있고 (arXiv:2311.16792), 반대로 금속 접촉 아래 이중층 그래핀에서는 의도치 않게 갭이 열리는데, 이는 오히려 전극 접촉저항을 키우는 원인으로 지목됐다 (arXiv:1412.1202). 웨이퍼 규모 CVD 그래핀을 폭 12 nm 나노리본으로 깎아 약 0.1 eV 갭을 추정한 연구도 있었다. 다만 이 소자의 드레인 전류 변조는 4 K에서 10⁶에 육박했지만 상온에서는 약 10배에 그쳤다 — 갭이 열렸다는 신호는 분명했으나 실온 스위치로 쓰기엔 여전히 부족했다는 뜻이다 (arXiv:1204.0499).
그러나 이 방법들은 각기 대가를 치렀다. 나노리본은 거친 가장자리가 이동도를 떨어뜨렸고(앞서 본 구조화 SiC 성장 같은 완화책이 제시되긴 했다), 모아레·스핀궤도 갭은 선형 분산을 보존하는 대신 특수한 기판 정렬이나 원자 끼움 공정에 의존한다. 어느 쪽도 아직 실리콘식 대량 공정에 올릴 수준은 아니었다.
그래핀이 남긴 빈자리, 즉 "원자 두께인데 밴드갭이 있는 반도체"를 메운 것이 전이금속 칼코겐화물(TMD)이다. MoS₂(이황화몰리브덴), WSe₂(이셀레늄화텅스텐)가 대표적이다. 이들은 그래핀과 달리 처음부터 반도체다. 단층 한계에서도 분명한 직접(direct) 밴드갭을 가지며, 그 갭이 마침 가시광선 영역에 있어 디지털 전자와 광전자 양쪽에 적합할 것으로 평가된다 (arXiv:1402.0047).
TMD의 강점을 정리하면 이렇다. 원자 수준으로 얇으면서도 높은 전자 이동도와 기계적 강도를 갖고, 무엇보다 조절 가능한 밴드갭을 가진다 (arXiv:2601.02628). 채널이 원자 몇 층으로 얇으면 게이트가 채널 전체를 더 강하게 장악할 수 있어, 실리콘을 괴롭히던 단채널 효과 억제에 본질적으로 유리하다.
이 가능성은 이론에 그치지 않는다. 2016년에 이미 단층 반도체 MoS₂만으로 만든 1비트 마이크로프로세서가 시연됐다. 트랜지스터 115개로 이루어진, 그때까지 2차원 물질로 만든 가장 복잡한 회로였다 (arXiv:1612.00965). 그래핀이 끝내 넘지 못한 "논리 회로"의 벽을 TMD는 넘기 시작한 셈이다. 그래서 2D 물질 로드맵들은 TMD를 그래핀과 나란히 차세대 트랜지스터의 핵심 후보로 올려놓는다 (arXiv:2503.22476).
여기까지 보면 TMD가 곧 실리콘을 대체할 것 같다. 하지만 정직한 그림에는 여러 그늘이 있다. 실험실의 멋진 단일 소자와 양산 가능한 칩 사이에는 큰 강이 흐른다. 그 강을 이루는 공학 난제들을 하나씩 보자.
가장 악명 높은 문제는 접촉저항(contact resistance)이다. 금속 전극을 2D 반도체에 붙이면 그 경계에 쇼트키 장벽(Schottky barrier)이 생겨 전류가 들어가기 어렵다. 게다가 금속-TMD 계면에서는 페르미 준위 고정(Fermi level pinning)이 일어나, 고전적인 쇼트키-모트 규칙으로 예측조차 어려운 장벽이 만들어진다 (arXiv:2601.02628). 이 높은 접촉저항이 전류 공급 능력을 제한해 TMD 트랜지스터와 집적회로의 성능을 발목 잡는다.
이 벽은 표면을 잘 닦는다고 사라지지 않는, 더 근본적인 문제일 수 있다. 원자 분해능 전자현미경으로 Ti-MoS₂ 계면을 들여다본 연구는, 황과 강하게 결합하려는 Ti가 MoS₂에서 황(S)을 떼어내며 계면을 파괴한다는 것을 보였다. 증착 공정을 개선하는 것만으로는 풀 수 없는, 결합 자체의 본질적 한계라는 것이다. 다만 같은 저자들의 결론은 '포기'가 아니라 처방에 가깝다 — 증착 공정을 손볼 게 아니라 MoS₂ 표면과의 결합 성향을 기준으로 금속·합금을 고르라는 것이다 (arXiv:1807.01377). 한편 정반대 가능성을 제시한 연구도 있다 — 초고진공에서 깨끗하게 박리한 MoS₂/Au 접합은 본래 옴(ohmic)성으로 잘 통하며, 지금까지 보고된 높은 접촉저항의 진짜 원인은 계면 오염이라는 것이다. 게다가 이 연구는 가볍게 오염된 접촉이라면 국소 가압 적층으로 원래의 옴성 접촉을 되살릴 수 있음도 보였다 (arXiv:2605.27187). 벽의 크기는 이미 정량화돼 있다 — 무거운 전하이동 도핑(>2×10¹³ cm⁻²)을 해도 최신 접촉저항은 탄도 한계의 약 100배이고, 극미세 소자에 필요한 값은 10 Ω·μm 미만이다 (arXiv:2105.10792). 무엇이 그 저항의 지배 성분인지(무도핑 소자에서는 측면 유사접합 저항 Rjun)를 두고도 모델이 갱신되는 중이다 (arXiv:2110.02563).
논리 회로(CMOS)는 n형과 p형 트랜지스터가 짝을 이뤄야 동작한다. 그런데 2D 반도체에서는 p형 소자, 특히 정공(hole)을 잘 주입하는 저저항 p형 접촉을 만들기가 유독 어렵다. 실리콘에서는 접촉 영역에 불순물을 진하게 도핑해 옴성 접촉을 만들지만, 단층 WSe₂ 같은 p형 2D 반도체에서는 이 치환 도핑 전략이 잘 통하지 않는다 (arXiv:2312.04849). 연구자들은 우회로를 찾아냈다. 단층 WSe₂에 α-RuCl₃를 붙여 전하 이동 도핑을 하면 정공 농도 3×10¹³ cm⁻²를 얻어 4 kΩ·μm 이하의 옴성 p형 접촉이 만들어지고, 이 접촉으로 포화전류 35 μA/μm·on/off 비 10⁹을 넘는 p형 트랜지스터가 시연됐다 (arXiv:2312.04849). 다만 이는 특정 헤테로구조에 기댄 실험실 시연이고, 실리콘식 치환 도핑을 대체할 범용 p형 공정은 아직 없다 (arXiv:2601.02628).
실험실에서 손톱만 한 결정 조각으로 멋진 소자를 만드는 것과, 웨이퍼 전면에 균일한 단층 막을 까는 것은 전혀 다른 문제다. CVD로 성장한 단층 MoS₂가 최고 수준의 박리 시료에 맞먹는 특성을 보였고, 80 nm 소자에서 상온 기준 당시 최고 전류밀도(~270 μA/μm)까지 기록한 연구도 있다. 그조차 저자들은 "단층 반도체 기반 대면적 전자공학을 향한 한 걸음"이라는 신중한 표현을 썼다 (arXiv:1608.00987). 도전적 시도도 이어진다 — 단층 MoS₂를 전도성 그래핀과 나란히(측면으로) 접합해 2D 이종구조를 대규모로 화학 조립하고, 이것으로 on/off 비 10⁶에 전압이득 70까지 내는 NMOS 인버터를 만든 연구가 그 예다 (arXiv:1512.05016).
TMD는 이론적 잠재력에 비해 실제 소자의 이동도가 낮다는 오랜 수수께끼를 안고 있다. 한 연구는 채널을 극단적으로 단층까지 줄이면 오히려 이동도가 10배 떨어지는 현상을 보고하며, 원인을 표면의 쿨롱 불순물 산란으로 지목했다 — 화학 잔류물, 흡착 기체, 표면 댕글링 본드 같은 것들이다 (arXiv:1308.3837). 단층 반도체의 무질서(disorder)는 소자 성능과 재현성·확장성을 직접 위협하는 요인이다. 형광 요동 영상화로 이 무질서를 원자간력 현미경에 맞먹는 수준으로, 더 빠르고 간편하게 짚어낼 수 있다는 것이 보고됐고, 열처리로 무질서가 실제로 줄어드는 것까지 확인됐다 (arXiv:2603.07418). 또한 황 공공(sulfur vacancy) 같은 결함이 전하를 가둬 전송을 억제하기도 한다 (arXiv:2108.02116).
마지막으로 깨끗한 게이트 유전체 통합도 핵심 난제다. 원자 두께의, 댕글링 본드 없는 2D 표면에는 기존 벌크 반도체용 유전체 공정을 그대로 적용하기 어렵다. 호환 가능하고 확장 가능한 유전체와 통합 기술의 부재가 소자 성능과 상용화를 제한한다는 지적이 거듭된다 (arXiv:2402.02707). 유전체/채널 계면은 거의 모든 성능 지표를 좌우한다. 유망한 게이트 유전체가 여럿 보고되긴 했지만 평가가 단편적이어서, 무엇이 좋은 게이트 스택인지 판별할 일반 기준을 세우려는 시도가 이제야 나오고 있다 (arXiv:2509.20014).
그렇다면 2D 반도체는 어디쯤 와 있을까. 솔직한 답은 "실리콘의 즉각적 대체재는 아니다"이다. TMD는 미세화의 끝(ultimate scaling)에서 실리콘이 가진 두께·정전 제어의 한계를 본질적으로 넘어설 잠재력을 보여줬지만 (arXiv:2606.04219, arXiv:2601.02628), 접촉저항·p형·대면적 성장·유전체 통합이라는 공학의 강을 아직 다 건너지 못했다.
현실적인 경로는 '전면 교체'가 아니라 '하이브리드'와 '특정 응용 우선'에 가깝다. 2D 물질은 실리콘을 통째로 갈아엎는 대신 그 위에 덧붙이는 길이 열려 있어서, 후공정(back-end-of-line) 층에 얹는 적층 집적이나, 그래핀을 접촉층으로 쓰고 TMD를 채널로 쓰는 식의 역할 분담이 활발히 연구된다. 그래핀을 접촉층으로 끼운 그래핀-MoS₂ 수직 이종구조 소자는 순수 MoS₂ 대비 이동도가 상온에서 1.6배, 400 K에서는 4.0배까지 향상됐고 고온에서의 성능 저하도 뚜렷이 억제됐다 (arXiv:2603.19937). 그래핀은 디지털 트랜지스터의 채널 자리에서는 물러났지만, 초고주파 아날로그와 양자홀 계측 (arXiv:1202.5975), 기존 기술로는 부족한 테라헤르츠 검출·수신 소자 (arXiv:2010.10382), 그리고 접촉 공학 (arXiv:2603.19937) 같은 다른 자리에서 여전히 제 몫을 한다.
TMD 쪽도 마찬가지다. 단층 마이크로프로세서 (arXiv:1612.00965), 폭을 좁힐수록 on-전류 밀도가 단층 230%·이중층 170%까지 오히려 늘고 가장 좁은 15 nm 구간에서 포화하면서도, 동급 치수에서 보고된 최고 on/off 비를 유지한 나노리본 트랜지스터 (arXiv:2606.04219) 같은 인상적인 시연이 쌓이고 있지만, 이것들은 양산 제품이 아니라 가능성의 증거다. 여러 리뷰가 공통으로 하는 일은 '승자 선언'이 아니라 장단점의 목록화다 — 이 신흥 재료군의 강점과 결점을 경쟁 기술과 나란히 놓고 평가해 앞으로의 로드맵을 그리는 쪽에 가깝고 (arXiv:1402.0047), 2D 물질 로드맵도 신흥 연구영역부터 상용화·표준화까지를 함께 다룬다 (arXiv:2503.22476).
그래핀의 서사가 흥미로운 건, 그것이 과학에서 흔한 '열풍과 교정'의 교과서이기 때문이다. 한 물질의 한 가지 빛나는 장점(초고이동도)이 다른 결정적 약점(밴드갭 부재)을 가린 채 기대를 부풀렸고, 데이터가 쌓이며 그 기대는 더 정확한 자리로 옮겨갔다. 그래핀은 실패한 게 아니라, 자기에게 맞는 자리를 찾아간 것이다.
그리고 그 과정에서 진짜 후보가 분명해졌다. 원자 두께의 밴드갭을 가진 TMD 반도체다. 다만 후보가 됐다는 것과 왕좌를 차지했다는 것은 다르다. 실리콘이 70년에 걸쳐 다듬은 접촉·도핑·유전체·대면적 공정의 성숙을, 2D 반도체는 이제 막 쌓아가는 중이다. 성배는 아직 손에 들어오지 않았다. 그러나 적어도 우리는 그 성배가 어떻게 생겼고 어디서 찾아야 하는지를 그래핀의 여름으로부터 배웠다.
이 글은 과학 정보 제공을 위한 것이며, 인용한 근거의 대부분은 동료심사 전 프리프린트(arXiv)입니다. 빠르게 진화하는 분야로, 추후 후속 연구로 세부 내용이 갱신될 수 있습니다.
실리콘 미세화의 벽 · 실리콘 이후
그래핀 열풍 · 2D 물질 가족
반전 — 그래핀의 밴드갭 부재 · on/off 한계
그래핀 밴드갭 인위적 개방 시도
TMD가 빈자리를 메우다(밴드갭 + 원자 두께)
공학 난제 ① 접촉저항 · 페르미 고정
공학 난제 ② p형 소자 부족
공학 난제 ③ 대면적 균일 성장
공학 난제 ④ 이동도·결함·유전체
정직한 현주소 · 하이브리드