사이에 아무것도 끼우지 않는다 — 두 면을 직접 붙이는 일이 공정의 중심이 되기까지

아르곤 이온빔 60초

2003년, 구리막 두 장이 상온에서 그대로 맞붙었습니다. 구리막은 웨이퍼, 곧 칩을 만드는 얇고 둥근 실리콘 판(「노광 — 빛의 붓으로 회로를 그리는 법」) 위에 입힌 것이었고, 웨이퍼는 8인치, 막 두께는 80나노미터였습니다. 붙이기 전에 한 일은 하나뿐이었습니다. 공기를 거의 다 뺀 초고진공 안에서 40~100전자볼트짜리 낮은 에너지의 아르곤 이온빔을 60초 동안 쬐어, 구리 표면의 탄소 오염물과 저절로 생긴 얇은 산화막을 걷어 냈습니다. 그러고 두 장을 갖다 대자 붙었습니다. 데울 필요도 없었습니다. 상온에서 이미 결합이 충분히 강해서, 잡아당겨 보니 덩어리 구리에 맞먹는 강도가 나왔습니다. 단면을 투과전자현미경으로 들여다보니 맞닿은 면에는 중간층도 빈틈도 없었습니다 (DOI: 10.1116/1.1537716, 실측).

초고진공 안에서 표면을 이만큼 깨끗하게 만들면 구리 두 면은 상온에서도 붙습니다. 어려운 것은 그 일을 반도체 공장 안에서 해내는 쪽이었습니다. 지름 300밀리미터 웨이퍼의 전면에 걸쳐, 계속 되풀이하며, 나노미터 단위로 자리를 맞춰 가며 붙여야 했습니다. 이 글은 그 20년을 따라갑니다.

이 글이 인용하는 논문은 두 층위로 갈립니다. 하나는 실제로 웨이퍼를 돌려 만들고 잰 공정 논문입니다. 표면 거칠기가 몇 나노미터인지, 접점이 몇 마이크로미터 간격인지, 몇 도에서 붙었는지 같은 숫자가 여기서 나옵니다. 다른 하나는 계산으로 돌려 본 논문입니다. 접합 과정을 모의하거나, 수율을 모형으로 세우거나, 설계 도구로 칩을 다시 배치해 본 것들입니다. 수율은 만든 것 가운데 실제로 팔 수 있는 상태로 나온 것의 비율이고, 「하나로 만들지 않기로 했다 — 칩을 조각내 붙인 뒤 남은 계산서」가 이 말을 자세히 다룹니다. 두 층위는 같은 자로 잰 값이 아닙니다. 그래서 하중이 큰 자리마다 실측·시뮬레이션·모형·사양값·리뷰·설문·배경 진술 중 어느 쪽인지를 괄호 안에 적었습니다. 이 표시는 논문이 아니라 문장에 붙습니다. 같은 논문이 한 자리에서는 실측이고 다른 자리에서는 배경 진술일 수 있습니다.

사이에 끼워 두던 것

칩을 위아래로 겹쳐 쓰려면 아래 칩의 어느 지점과 위 칩의 어느 지점을 전기로 이어야 합니다. 오랫동안 그 일을 맡은 것은 두 면 사이에 끼워 넣는 물건이었습니다.

마이크로범프는 칩과 칩을 이으려고 두 면 사이에 끼워 넣는, 끝에 땜납을 씌운 아주 작은 금속 기둥입니다. 위층과 아래층 사이에 짧은 기둥을 촘촘히 세우고, 기둥 끝의 땜납을 데우며 눌러 붙입니다. 이렇게 열과 압력을 함께 걸어 붙이는 방식을 열압착 접합(thermocompression bonding, TCB)이라 부릅니다. 기둥과 기둥 사이에 남는 빈 곳은 수지를 흘려 넣어 메웁니다.

2019년 기준으로도 메모리를 쌓은 칩 묶음은 이 방식으로 층을 이었습니다. 계산하는 칩 바로 옆에 붙여 쓰는 메모리인 HBM이 그 예입니다. 쌓은 칩들은 실리콘 관통 전극, 곧 칩을 위아래로 꿰뚫어 낸 수직 구멍에 구리 같은 전도성 금속을 채워 만든 배선으로 위아래가 이어집니다(「계산보다 나르기가 느리다 — 메모리 병목과 HBM」). 층과 층 사이의 접점은 땜납을 씌운 마이크로범프를 열압착으로 붙여 만듭니다. 이 공정은 처리량이 낮고 40마이크로미터 간격 아래로는 내려가지 못합니다 (DOI: 10.1109/ectc.2019.00100, 배경 진술). 그 논문이 다룬 메모리 적층 공정에서는 기둥을 더 촘촘히 세우기 어려웠다는 뜻입니다.

기둥이 못 줄어드는 것만 문제는 아니었습니다. 2017년 시점에 적힌 문제는 세 가지가 더 있습니다. 조립이 복잡하고 비싸서 널리 쓰이지 못했습니다. 땜납이 굳으며 단단하지만 잘 깨지는 금속 화합물 층이 생기는데, 이 층이 전류를 오래 견디는 힘을 떨어뜨립니다. 칩 사이를 메우는 수지는 쌓아 올린 높이를 거의 두 배로 만들고 열이 빠져나가는 길을 크게 막습니다. 그 무렵 쌓을 수 있던 층수는 바닥 칩 위에 넉 장이었습니다 (DOI: 10.1109/ectc.2017.341, 배경 진술).

간격이라는 눈금

이 이야기 내내 따라다니는 눈금이 하나 있습니다.

접합 간격(bond pitch)은 칩과 칩을 잇는 접점 하나의 중심에서 바로 옆 접점의 중심까지의 거리입니다. 극장 좌석으로 치면 의자 자체의 폭이 아니라 등받이에서 다음 등받이까지의 거리입니다. 같은 넓이에 몇 명이 앉는지는 결국 이 값이 정합니다.

간격을 절반으로 줄이면 같은 넓이에 들어가는 접점의 수는 네 배가 됩니다. 접점이 촘촘해지면 두 칩은 굵은 통로 몇 개 대신 가는 통로 수만 개로 이어집니다. 통로 하나를 빠르게 만드는 대신 통로의 수를 늘리는 방향입니다. 그래서 이 값 하나가 두 칩 사이로 오갈 수 있는 신호의 개수를 정하고, 신호의 개수가 그 위에 올릴 수 있는 구조를 정합니다. 2023년의 한 신뢰성 리뷰는 실리콘 관통 전극과, 웨이퍼 두 장을 통째로 맞대어 붙이는 방식이 함께 1제곱밀리미터당 100만 개를 넘는 접속 밀도로 가는 열쇠라고 정리했습니다 (DOI: 10.1109/tdmr.2023.3327664, 리뷰).

두 면을 그대로 맞대면

하이브리드 본딩은 두 칩의 표면을 매끈하게 다듬어 맞대고, 금속은 금속끼리 절연막은 절연막끼리 한꺼번에 직접 붙이는 접합 방식입니다. 사이에 땜납도 접착제도 넣지 않습니다. 절연막은 전기가 통하지 않는 얇은 막이고, 구리 접점은 그 막 속에 박혀 표면에 드러나 있습니다. 아주 깨끗한 유리 두 장을 겹치면 저절로 들러붙듯이 절연막 쪽이 먼저 붙고, 금속 쪽은 그다음에 데워야 붙습니다.

그 두 단계는 이렇습니다. 칩을 상대 면에 올려놓으면 절연막끼리 약한 힘으로 들러붙습니다. 그다음 통째로 데우면 그 약한 결합이 화학 결합으로 바뀌고, 절연막 안에 박혀 있던 구리가 맞닿은 면을 가로질러 서로 스며들며 전기가 통하는 길이 생깁니다 (DOI: 10.1109/ectc51687.2025.00011, 2025년, 공정 개발·정의 진술).

접합 후 열처리(post-bond anneal)는 두 면을 맞대어 붙인 다음 통째로 데워, 맞닿은 면을 가로질러 원자가 서로 스며들게 만드는 공정입니다. 차가운 찰흙 두 덩이를 맞대면 붙은 척만 하지만, 데워 주면 경계가 흐려지며 한 덩이가 됩니다.

'하이브리드'라는 이름은 여기서 왔습니다. 구리와 절연막이 나란히 드러난 면 두 장을 맞대면 금속 접합과 절연막 접합이 동시에 일어나기 때문입니다. 2016년에 이 방식으로 300밀리미터 웨이퍼를 3.6마이크로미터와 1.8마이크로미터 간격으로 붙인 결과, 표면을 잘 활성화하고 절연막을 아주 매끄럽게 만들면 상온에서 빈틈 없이 붙었습니다. 강한 결합은 250도라는 낮은 온도의 열처리만으로 얻어졌습니다 (DOI: 10.1109/ectc.2016.205, 실측).

이 방식이 제대로 붙으려면 네 가지가 갖춰져야 합니다. 표면이 평평해야 하고, 깨끗해야 하고, 자리가 맞아야 하고, 아래층이 견딜 만큼 낮은 온도에서 붙어야 합니다. 아래 네 절이 하나씩 따라갑니다.

표면을 원자 크기로 다듬는다

땜납을 없앤 대가는 곧바로 청구됩니다. 땜납은 녹아서 흐르기 때문에 표면이 조금 울퉁불퉁해도 스스로 메웁니다. 직접 붙이는 방식에는 그 여유가 없습니다. 맞대는 두 면이 처음부터 평평해야 합니다.

화학적 기계 연마(chemical mechanical polishing, CMP)는 웨이퍼 표면에 약품 섞인 연마액을 흘리며 패드로 문질러, 화학적으로 무르게 만든 층을 기계적으로 깎아 내는 평탄화 공정입니다. 영어 약자를 따 흔히 CMP라고 부릅니다. 젖은 사포로 나무를 가는 일과 닮았는데, 물 대신 표면을 살짝 물러지게 만드는 약품을 씁니다. 그래서 힘으로만 갈 때보다 훨씬 평평해집니다.

연마가 끝난 표면은 네 가지 성질로 평가합니다. 구리를 갈아 낸 자리가 접시처럼 오목하게 파이는 정도, 절연막이 함께 깎여 나가는 정도, 절연막 표면의 거칠기, 그리고 구리가 빽빽한 자리에서 성긴 자리로 넘어갈 때 높이가 달라지는 정도입니다. 마지막 연마는 대개 두 단계로 나뉩니다. 2023년의 한 연구는 표면을 바늘로 더듬어 높낮이를 재는 원자간력현미경으로 파임과 가장자리 처짐을 재면서 간격을 5마이크로미터에서 1마이크로미터까지 줄여 갔습니다 (DOI: 10.1109/ectc51909.2023.00138, 실측).

숫자로 보면 얼마나 평평한지 감이 옵니다. 두 단계 연마로 나노 크기 쌍정 구조로 만든 구리에서 산술평균 거칠기를 0.3나노미터까지, 파임을 1나노미터까지 내린 결과가 있습니다. 쌍정 구조는 결정 방향이 거울처럼 뒤집힌 아주 얇은 층이 켜켜이 쌓인 구조입니다. 그 표면으로 웨이퍼 두 장을 200도에서 붙였고, 뜨거움과 차가움을 되풀이하는 열주기 시험을 통과했으며, 잡아당기는 강도는 10메가파스칼을 넘었습니다. 다만 저자들은 그 낮은 접합 온도가 방향이 정렬된 구리와 끊김 없는 접합 계면에 결정적으로 기댄다고 적었습니다. 연마만으로 온도가 내려간 것은 아닙니다 (DOI: 10.1109/ectc32696.2021.00068, 2021년, 실측).

파임은 늘 없애야 하는 결함도 아닙니다. 일부러 위쪽 웨이퍼의 구리는 조금 튀어나오게, 아래쪽 웨이퍼의 구리는 조금 들어가게 만드는 연마 공정이 있습니다. 이 공정은 위아래 패드의 크기도 일부러 다르게 했습니다. 크기 차이가 곧 어긋남을 받아 줄 여유가 되기 때문입니다. 그렇게 해서 360나노미터짜리 위쪽 패드를 720나노미터짜리 아래쪽 패드에 1.44마이크로미터 간격으로 붙였고, 180나노미터 패드를 540나노미터 패드에 0.72마이크로미터 간격으로 붙이는 것도 된다는 것을 보였습니다 (DOI: 10.1109/iedm.2017.8268486, 2017년, 실측). 평평함의 목표는 높낮이를 없애는 일보다, 맞닿을 때 어떤 모양이 될지를 정해 두는 일에 가깝습니다.

아주 적은 오염이 소자를 죽인다

평평한 것만으로는 부족합니다. 깨끗해야 합니다.

0.4마이크로미터에서 0.7마이크로미터 크기의 구리 패드를 웨이퍼 대 웨이퍼로 붙이면 문제가 두 가지 생깁니다. 하나는 패드가 작아질수록 구리가 절연막 속으로 번져 나가는 것입니다. 다른 하나는 뜻밖에도 청소 공정에서 옵니다. 표면을 깨끗하게 만들려고 쓰는 플라스마 공정이 구리를 다시 튀겨 내 장비 안을 오염시키고, 그 아주 적은 양이 소자를 전기적으로 단락시켜 죽입니다 (DOI: 10.1109/ectc51909.2023.00238).

그 연구는 원자 하나하나의 움직임을 컴퓨터로 따라가는 반응성 분자동역학 계산으로 최적의 질소 플라스마 조건을 먼저 제안했습니다(시뮬레이션). 그 조건에서 절연막끼리의 결합 에너지는 제곱미터당 2.0줄 위, 구리 산화층은 2나노미터 아래로 적혀 있습니다. 초록은 이 두 값이 계산에서 나온 것인지 만들어 잰 것인지를 밝히지 않습니다. 그 조건으로 붙인 계면이 빈틈 없고 구리가 잘 섞였으며 자리도 잘 맞았다는 것은 음향·전자현미경 분석으로 확인했습니다(실측). 저자들은 이 조건이 무오염 기준을 충족한다고 맺었습니다. 연속으로 돌려도 장비를 오염시키지 않으므로 더 나은 표면 활성화 방식이라는 것입니다 (DOI: 10.1109/ectc51909.2023.00238, 2023년, 시뮬레이션 + 실측). 한 논문 안에서도 계산으로 정한 값과 만들어 잰 값은 같은 무게로 읽을 수 없습니다.

어긋남을 재는 자

세 번째 요구 조건은 자리를 맞추는 일입니다.

정렬 오차(overlay error)는 위아래로 겹쳐 붙인 두 층에서, 서로 맞닿아야 할 지점끼리 실제로 얼마나 어긋났는지를 잰 값입니다. 종이 두 장에 각각 구멍을 뚫고 겹쳤을 때 구멍 중심이 서로 몇 밀리미터 비켜났는지를 재는 것과 같습니다. 구멍이 작아질수록 같은 어긋남이 더 치명적이 됩니다.

아래 값들은 시간순으로 늘어놓은 목록입니다. 한 장비나 한 회사의 발전 곡선으로 읽으면 안 됩니다. 웨이퍼도, 구조도, 재는 방법도, 재는 지점의 수도 논문마다 다릅니다.

2010년에는 300밀리미터 웨이퍼를 맞대어 붙인 뒤의 정렬이 500나노미터 아래로 맞춰졌고, 조건을 최적화한 시료에서는 약 190나노미터까지 내려갔습니다. 지름 1마이크로미터에서 5마이크로미터짜리 비아, 곧 층을 수직으로 잇는 짧은 통로를 사슬처럼 이은 구조의 계면에는 빈틈이 없었고, 구리가 서로 스며든 흔적이 현미경으로 확인됐습니다 (DOI: 10.1109/3dic.2010.5751447, 실측).

2015년에는 300밀리미터 웨이퍼 전면에서 200나노미터 미만이 보고됐습니다 (DOI: 10.1109/eptc.2015.7412403, 실측).

그런데 2016년의 한 학회 논문은 배경을 이렇게 적었습니다. 2016년 기준으로 가장 좋은 웨이퍼 대 웨이퍼 정렬 오차는 400나노미터 안팎이고, 그것을 200나노미터로 줄이려는 개발이 진행 중이라는 것입니다 (DOI: 10.1109/3dic.2016.7970002, 배경 진술). 앞 문단의 값보다 나쁩니다. 2010년 논문은 약 190나노미터를 그때까지 가장 높은 정확도라 적었는데, 2016년 논문은 가장 좋은 값을 400나노미터 안팎으로 적은 것입니다. 초록은 차이를 설명하지 않지만, 무엇이 다른지는 보입니다. 2015년 값은 이미지센서용 구리 패드를 얹은 특정 시료를 300밀리미터 전면에서 잰 것입니다. 2016년 문장은 3차원 배선 일반을 다루는 다른 논문이 이듬해에 자기 분야의 형편을 적은 것입니다. 같은 이름의 값이라도 어떤 시료를 어느 시점에 누가 쟀느냐가 다르면 그대로 견줄 수 없습니다.

2023년에는 웨이퍼 12세트를 연속으로 붙여 약 50나노미터가 보고됐습니다. 측정 지점의 95퍼센트에서 어긋남이 40나노미터 이하였고, 80퍼센트에서 약 30나노미터 미만이었습니다. 같은 논문은 ±250마이크로미터로 말안장처럼 휜 웨이퍼에도 보정이 듣는다는 것과, 재현성을 더 올리면 25나노미터 이하까지 갈 가능성이 높다는 것을 적었습니다. 이 뒤의 둘은 잰 값이 아니라 분석으로 얻은 값입니다. 저자들은 이 결과가 웨이퍼 대 웨이퍼 접합 간격을 더 줄일 수 있다는 가능성을 보여 준다고 맺었습니다 (DOI: 10.1109/ectc51909.2023.00283, 실측 + 분석).

같은 연구 라인의 2022년 논문에는 한정어가 하나 더 있습니다. 시험용 웨이퍼에서 50나노미터가 나온 그 장비로 실제 소자가 올라간 웨이퍼를 붙였을 때는 59나노미터였습니다. 실제 소자 웨이퍼가 붙는 동안 생기는 일그러짐에 더 취약하기 때문입니다. 50나노미터가 나온 시험용 웨이퍼 쪽은 웨이퍼 한 장당 반경 142밀리미터 안에서 397개 지점을 쟀습니다 (DOI: 10.1109/eptc56328.2022.10013152, 실측). 시험용 웨이퍼의 최고 기록과 제품 웨이퍼의 값 사이에는 틈이 있습니다.

붙는 순간 어긋난다

자리 맞추기가 어려운 까닭은 두 단계에 있습니다. 두 웨이퍼를 정확히 겹쳐 놓는 일이 한 단계이고, 겹쳐 놓은 것이 붙은 뒤에도 그대로 있는 일이 또 한 단계입니다.

두 단계의 차이는 값으로 드러납니다. 한 장비의 정렬 능력 자체는 100나노미터 이하였는데, 300밀리미터 구리 웨이퍼를 실제로 붙이고 나서 잰 정확도는 260나노미터였습니다 (DOI: 10.1109/3dic.2015.7334575, 2015년, 실측). 겹쳐 놓을 수 있는 정확도와 붙고 난 뒤의 정확도가 같지 않았다는 뜻입니다. 저자들은 그 오차를 성분별로 나눠 원인을 찾는 분석이 쓸모 있다고 적었습니다.

결합파(bond wave)는 두 웨이퍼가 한 점에서 붙기 시작해 그 접촉이 물결처럼 바깥으로 퍼져 나가는 움직임입니다. 두 웨이퍼는 한 번에 전면이 붙지 않습니다. 접합 후 정렬 오차에는 두 웨이퍼를 맞춰 놓는 정렬도 크게 작용하지만, 이 물결을 어디서 시작해 어떻게 퍼지게 하느냐도 그만큼 핵심입니다. 웨이퍼에 남아 있는 응력과 휘어짐이 물결의 움직임을 바꾸고, 응력은 곧 패턴의 일그러짐과 추가 어긋남으로 나타납니다. 이 문제를 다룬 2015년의 한 학회 논문은, 통상적인 일그러짐 값이 이미 50나노미터를 훨씬 밑돌기는 하지만 웨이퍼 접합과 웨이퍼 준비·전처리 양쪽을 더 최적화하는 일이 여전히 관건이라고 맺었습니다 (DOI: 10.1109/ectc.2015.7159701, 공정 논의).

표면 화학도 이 물결에 끼어듭니다. 절연막 표면을 질소 플라스마로 처리하느냐 산소 플라스마로 처리하느냐에 따라 결과가 갈립니다. 물결이 퍼지는 속도 자체는 조건을 바꿔도 거의 변하지 않았습니다. 그런데 붙은 뒤 웨이퍼가 면 방향으로 밀려나는 양은 질소 쪽에서 뚜렷하게 커졌습니다. 반대로 결합 강도는 질소 플라스마를 100와트로 걸었을 때가 가장 높았습니다. 산소 플라스마는 표면을 더 고른 산화막처럼 만들어 밀림이 적고 자리가 안정적이었지만 강도는 낮았습니다. 2026년에 이것을 잰 저자들의 결론은 강도와 정렬 사이에 표면 화학에 뿌리를 둔 맞바꿈이 있다는 것입니다 (DOI: 10.1021/acsaelm.6c00446, 실측).

이 연구에서는 질소 플라스마로 결합을 세게 하자 자리가 더 밀렸고, 산소 플라스마로 자리를 지키자 결합이 최적 질소 조건보다 덜 강했습니다. 붙이는 세기와 자리 맞추기가 따로 놀지 않는다는 것을 이 한 쌍이 보여 줍니다.

데우는 온도를 낮추는 경주

네 번째 요구 조건은 온도입니다. 3차원으로 쌓으면 아래에 이미 만들어 놓은 트랜지스터 같은 소자가 위층 공정의 열을 함께 받습니다. 어떤 소자는 그 열을 못 견딥니다. 그래서 공정마다 견딜 수 있는 열의 한도, 곧 열 예산(thermal budget)이 있고, 붙이는 온도는 그 안에 들어와야 합니다.

아래 온도들은 서로 다른 논문이 서로 다른 재료와 구조와 시험으로 얻은 값입니다. 한 곡선 위의 점으로 이어 읽으면 안 됩니다.

구리와 산화막을 붙이는 공정은 그 무렵 통상 400도 안팎을 요구했고, 그 온도는 열에 민감한 칩에 바람직하지 않았습니다. 플라스마 처리와 산 처리를 잇달아 거는 두 단계 활성화로 200도에서 구리끼리도 산화막끼리도 붙인 결과가 그 배경에서 나왔습니다 (DOI: 10.1109/icept52650.2021.9568007, 2021년, 실측).

온도를 내리는 열쇠 하나는 구리 알갱이의 생김새였습니다. 2022년의 한 연구는 8밀리미터 곱하기 12밀리미터짜리 다이를 300밀리미터 웨이퍼에 붙였습니다. 다이는 웨이퍼에서 잘라 낸 칩 한 조각입니다. 지름 10마이크로미터 패드 약 3만 5천 개를 40마이크로미터 간격으로 이었습니다. 앞에서 마이크로범프가 더 못 내려간다고 한 40마이크로미터와 같은 숫자지만, 이쪽은 열 예산을 보려고 고른 시험 구조의 간격입니다. 구리는 통상적인 배선용, 나노 크기 쌍정 구조, 미세 알갱이 세 가지로 만들어 150도에서 270도까지 열처리하며 비교했습니다. 그 결과 180도라는 낮은 온도에서도 단단한 금속 결합이 만들어졌습니다. 미세구조의 차이만으로 최종 열처리 온도를 20도에서 40도까지 낮출 수 있다는 쪽은 저자들이 결과가 그렇게 시사한다고 적은 것입니다. 못 박은 결론은 아닙니다 (DOI: 10.1109/ectc51906.2022.00036, 실측).

연마 방식도 온도와 시간에 영향을 줍니다. 구리끼리 직접 붙이는 일은 통상 300도를 넘겨 해 왔고, 그 온도는 소자에 해롭습니다. 그래서 (111) 방향으로 정렬된 나노 쌍정 구리막을 화학적 기계 연마와, 전기로 표면을 녹여 다듬는 전해연마로 각각 다듬어 150도에서 붙여 비교했습니다. 같은 논문 안의 대조에서 화학적 기계 연마 쪽 접합 품질이 더 좋았습니다. 그쪽 막은 표면이 극도로 매끄러웠고 계면에 미리 생긴 빈틈이 사실상 없었으며, 그래서 붙이는 데 걸리는 시간을 10분까지 줄일 수 있었습니다 (DOI: 10.3390/ma15030937, 2022년, 실측).

구리 표면을 금으로 덮어 산화를 막는 방법으로는 120도에서 미세 간격 접합이 보고됐습니다 (DOI: 10.1109/jeds.2021.3114648, 2021년, 실측).

여기까지가 요구 조건 넷입니다. 표면이 원자 크기로 평평해야 하고, 아주 적은 오염도 없이 깨끗해야 하며, 붙는 동안에도 자리가 지켜져야 하고, 아래층이 견딜 만큼 낮은 온도에서 붙어야 합니다. 그리고 질소와 산소 플라스마의 비교에서 보았듯, 붙이는 세기와 자리 맞추기는 서로 맞바꿔질 수 있습니다.

그래서 무엇이 좋아졌나

이 대가로 얻은 것을 보고한 논문은 대개 웨이퍼를 돌려 만든 것이 아니라 설계 도구로 칩을 다시 배치해 본 것입니다. 아래의 이득 수치는 모두 설계·해석 도구로 계산한 결과입니다. 시험 구조를 실제로 만든 것은 이 절 끝의 연구 하나뿐인데, 그것도 이득을 잰 것이 아니라 공정 편차가 저항과 커패시턴스에 어떻게 영향을 주는지를 측정과 시뮬레이션 모델로 함께 본 것입니다.

2022년의 한 학술지 논문은 산업용 규모의 3차원 프로세서를 두 가지 방식으로 각각 설계했습니다. 마이크로범프로 잇는 쪽과 직접 붙이는 쪽입니다. 여러 공정 세대와 여러 접합 간격을 놓고 전력 공급망까지 포함해 물리 설계를 끝낸 뒤 비교했더니, 촘촘한 간격의 직접 접합 쪽이 마이크로범프 쪽보다 성능에서 최대 76퍼센트 앞서거나 전압 강하를 17밀리볼트 줄였습니다 (DOI: 10.1109/tcpmt.2022.3221025, 설계 실험). 전압 강하는 전기가 저항이 있는 선을 따라 흐르는 동안 힘을 잃어 출발할 때보다 낮은 전압으로 도착하는 것이고, 「전기를 뒤로 돌렸더니 열이 갇혔다 — 트랜지스터 밑 실리콘을 갈아 없애고 받은 청구서」가 자세히 다룹니다. 이 값은 같은 설계 흐름 안에서 세운 대조군끼리 견준 값입니다. 서로 다른 논문의 값을 이어 붙여 만든 비교가 아닙니다.

그 논문은 진 쪽을 고치는 처방까지 내놓았습니다. 저자들은 층 사이에 금속을 공유하는 것이 신호와 전력 양쪽에 결정적이라고 본 뒤, 금속과 절연체를 겹쳐 만든 커패시터를 나눠 쓰는 방법을 제안해 마이크로범프 쪽의 순간 전압 강하를 최대 77밀리볼트 줄였습니다 (DOI: 10.1109/tcpmt.2022.3221025, 설계 실험).

2019년의 한 학회 논문은 상용 설계 도구를 확장해, 1마이크로미터 안팎 간격의 구리 패드로 두 층을 잇는 흐름을 만들었습니다. 그 흐름으로 프로세서 코어 하나를 메모리 층과 논리 층으로 갈라 설계 도구 안에서 배치하고 배선했습니다. 같은 회로를 2차원 평면으로 설계했을 때와 견준 결과는 총 배선 길이 최대 40퍼센트 절감, 가장 긴 배선 25퍼센트 절감, 임계 경로 타이밍 19퍼센트 개선이었습니다 (DOI: 10.1109/3dic48104.2019.9058901, 설계 실험). 앞 문단의 76퍼센트는 마이크로범프 대비이고 이 셋은 평면 설계 대비입니다. 비교 대상이 다르므로 두 값을 같은 줄에 세울 수 없습니다.

열도 달라집니다. 앞에서 수지가 열길을 막는다고 적은 2017년 논문은, 같은 주위 온도와 같은 다이별 전력을 놓고 마이크로범프로 쌓은 메모리 묶음과 구리끼리 직접 붙인 묶음의 온도를 열 해석 도구로 모의했습니다. 접합부 온도 차이는 9도였고, 여덟 장을 쌓은 구성에서는 직접 접합 쪽 접합부 온도가 25퍼센트 낮았습니다. 전기 쪽도 나았습니다. 높은 기가헤르츠 대역에서 신호가 지나며 약해지는 정도인 삽입 손실(「판이 휘면 그 위는 소용없다 — 바닥을 유리로 바꾸고 빛을 칩 옆에 앉힌 값」)과 옆 선의 신호가 섞여 드는 혼선이 작았고, 원치 않게 생겨 신호를 굼뜨게 만드는 기생 커패시턴스는 마이크로범프 접합의 30퍼센트였습니다 (DOI: 10.1109/ectc.2017.341, 시뮬레이션). 이 값은 열과 전자기 해석 도구로 얻은 것이라, 설계 도구로 칩을 배치해 얻은 앞의 두 논문 값과도 같은 자로 잰 값이 아닙니다.

실제로 만들어 잰 쪽도 있습니다. 접합 간격을 6.8마이크로미터에서 1.44마이크로미터까지 내린 3차원 시험 구조를 만들어, 저항과 커패시턴스가 공정 편차에 어떻게 반응하는지 본 연구입니다. 저항과 커패시턴스 양쪽에 공통으로 영향을 주는 인자는 위아래 웨이퍼의 정렬 오차였습니다 (DOI: 10.1109/eptc50525.2020.9315028, 2020년, 실측 + 시뮬레이션 모델). 자리를 맞추는 일은 붙는지 안 붙는지만 정하지 않습니다. 붙은 뒤의 전기적 성질도 정합니다.

이미 쓰이는 곳

논문들이 이 기술이 이미 제품에 들어간 곳으로 드는 것은 프로세서가 아니라 카메라의 이미지센서와 3차원 낸드 메모리입니다. 2019년과 2023년의 학회 논문은 둘을 나란히 들었고, 2023년 논문은 그 간격이 1마이크로미터보다 넓다고 적었습니다 (DOI: 10.23919/iwlpc.2019.8913862; DOI: 10.1109/ectc51909.2023.00010, 배경 진술). 아래의 연구들은 그 쓰임 쪽에서 나온 시연입니다.

2014년의 한 전기화학회 발표 논문은 이미지센서를 겨냥한 초기 시연입니다. 저자들은 실리콘 관통 전극이 지름 5마이크로미터를 넘어 칩 안의 가까운 지점끼리 잇는 국소 배선에는 맞지 않는다고 보았습니다. 그래서 절연막 위에 금 전극을 심어 연마한 면을 아르곤과 산소 플라스마로 활성화한 뒤, 200도에서 60분 동안 2000뉴턴으로 눌러 붙였습니다. 산화막 표면의 평균 거칠기는 0.15나노미터, 가장 작은 금 전극의 지름은 3마이크로미터였고 계면에 빈틈은 보이지 않았습니다. 그렇게 붙인 두 층에 트랜지스터, 곧 전기로 켜고 끄는 아주 작은 스위치(「트랜지스터는 스위치다 — 전기로 여닫는 아주 작은 수도꼭지」)를 n형과 p형으로 나눠 따로 올렸습니다. 이 둘로 입력을 뒤집어 내보내는 가장 단순한 회로인 3차원 인버터를 만들었더니 같은 시기에 만든 평면 칩과 성능 차이가 없었습니다. 인버터를 고리로 이어 스스로 떨게 만든 101단 링 오실레이터는 1.8볼트에서 700킬로헤르츠로 발진했습니다. 저자들은 회로 면적이 줄어든다는 점과 함께, 두 종류의 트랜지스터를 각각 다른 웨이퍼에서 따로 최적화할 수 있다는 점을 이점으로 들었습니다 (DOI: 10.1149/ma2014-01/37/1412, 실측).

구리가 아니어도 된다는 것도 곧 확인됐습니다. 알루미늄 배선을 쓰는 200밀리미터 비구리 공정용으로 티타늄과 산화막을 붙이는 방식이 개발됐고, 티타늄 패드는 3마이크로미터 사방까지 작아졌습니다. 그 3차원 배선의 접촉 저항은 1옴, 기생 커패시턴스는 2펨토패럿 미만이었습니다 (DOI: 10.1109/ectc32862.2020.00044, 2020년, 실측).

간격을 줄여도 약해지지 않는다는 증거도 이미지센서에서 나왔습니다. 빛을 회로가 없는 뒷면으로 받는 뒷면 조사형 이미지센서를 8.8마이크로미터에서 1.44마이크로미터까지 간격을 줄여 가며 만들었습니다. 열주기 시험과, 전류가 오래 흐르며 금속 원자를 밀어내는 현상을 보는 전기이동 시험 어느 쪽에서도 패드가 작아져서 생긴 결함은 나타나지 않았습니다 (DOI: 10.1109/iedm.2018.8614570, 2018년, 실측).

메모리에서는 다른 이유가 거론됩니다. 낸드 플래시는 전원이 꺼져도 내용이 남는 저장용 메모리입니다. 2019년의 한 학회 논문은 일부 낸드 플래시 구조가 고온이 필요한 메모리 공정과 저온이 필요한 논리 공정을 한 웨이퍼 안에서 함께 처리해야 해서, 결국 양쪽 열 예산에 타협한 물건이 된다고 지적했습니다. 둘을 아예 다른 웨이퍼로 떼어 만들면 각자의 열 예산 안에서 따로 최적화한 다음 붙일 수 있으리라는 것입니다 (DOI: 10.23919/iwlpc.2019.8913862). 같은 논문의 시험 구조는 4마이크로미터 간격으로 11만 5천 개 연결을 3.61제곱밀리미터 안에 넣어 모든 웨이퍼에서 최소 전기 수율 98퍼센트를 넘겼습니다. 지름 3마이크로미터 패드를 10마이크로미터 간격으로 놓아 50만 개를 이은 더 긴 사슬에서도 비슷한 수율이 나왔습니다 (DOI: 10.23919/iwlpc.2019.8913862, 실측). 앞의 이미지센서 연구가 두 종류의 트랜지스터를 따로 최적화한 것과 같은 발상을, 이 논문은 메모리와 논리를 서로 다른 열 예산 안에서 따로 만들 수 있으리라는 기대로 적었습니다. 98퍼센트라는 수율은 그 발상을 구현한 소자가 아니라 연결 사슬 시험 구조의 값입니다.

웨이퍼째냐 조각이냐

여기서 갈림길이 하나 나옵니다. 웨이퍼 두 장을 통째로 붙일 수도 있고, 웨이퍼를 잘라 낸 칩 조각을 다른 웨이퍼 위에 하나씩 올려 붙일 수도 있습니다.

일반적으로 통째로 붙이는 쪽이 자리를 더 정확히 맞추고, 조각으로 붙이는 쪽은 크기가 다른 칩을 섞거나 미리 걸러 낸 좋은 조각만 골라 쓸 수 있다고 설명됩니다. 2024년의 리뷰도 칩렛을 여러 모양으로 쌓는 데는 흔히 조각 방식이 필요하다고 적었습니다 (DOI: 10.1115/1.4064750, 리뷰).

조각 쪽의 문제는 자르는 순간 생깁니다. 웨이퍼를 조각내고 그 조각을 다루는 일 자체가 표면을 오염시키고 공정 흐름을 복잡하게 만듭니다 (DOI: 10.1109/ectc32696.2021.00018). 2021년의 그 연구는 자를 때 입자가 덜 생기는 방식을 골랐고, 자르는 동안 표면을 덮는 보호막을 썼습니다. 칩을 뒤집어 기판에 올려 붙이는 상용 플립칩 본더를 썼는데, 그 장비의 정렬 정확도 사양은 3시그마 기준 ±3마이크로미터였습니다. 이 기준은 거의 모든 경우가 그 범위 안에 든다는 뜻입니다. 저자들은 접합 공정 흐름을 조금 손대자 아주 좋은 정렬 정확도를 얻을 수 있었다고 적었습니다. 공정 변수는 시뮬레이션 결과로 미리 정한 것이었습니다 (DOI: 10.1109/ectc32696.2021.00018, 실측 + 시뮬레이션 + 장비 사양값).

이 ±3마이크로미터는 앞 절의 50나노미터와 나란히 견줄 수 없습니다. 하나는 상용 장비 설명서에 적힌 사양값이고 다른 하나는 전용 접합 장비로 웨이퍼를 붙여 잰 값이며, 대상도 조건도 다릅니다.

조각 쪽에서도 좋은 결과가 나옵니다. 4마이크로미터 간격, 2마이크로미터 패드로 조각을 웨이퍼에 붙여 칩 위 210개 사슬 전부에서 98퍼센트가 넘는 전기적 연결이 확인됐고, 열주기와 습도와 고온 보관 시험을 모두 통과했습니다 (DOI: 10.1109/ectc51909.2023.00178, 2023년, 실측).

조각 쪽에는 시간도 적입니다. 조각은 잘린 옆면이 습식 공정에 더 많이 노출되고 기다리는 시간도 길어서, 수분이 계면으로 스며드는 문제가 더 심해질 것으로 예상됩니다. 수분은 결합을 약하게 만들고 빈틈을 만들며 구리 패드의 저항을 올립니다. 2025년의 그 연구는 두께 50마이크로미터짜리 얇은 조각을 붙이는 공정을 내놓아, 85도·습도 85퍼센트에서 168시간을 견디는 시험과 영하 40도에서 125도를 오가는 1000회 열주기 시험을 통과시켰습니다 (DOI: 10.1109/ectc51687.2025.00011, 실측).

둘 중 무엇이 나은지를 계산으로 재려는 시도도 있습니다. 정렬 어긋남, 입자 결함, 구리 파임의 편차, 표면 거칠기, 구리 패드 밀도를 한 틀에 넣어, 웨이퍼째 붙이는 쪽과 조각으로 붙이는 쪽의 수율을 함께 계산하는 모형과 공개 시뮬레이터가 나와 있습니다 (arXiv:2511.05506, 2025년, 모형·시뮬레이션, 프리프린트). 저자들이 보고한 1,000배 이상이라는 숫자는 계산에 걸리는 시간의 단축입니다. 수율의 차이로 읽으면 안 됩니다. 근사 해석 모형이 시뮬레이션과 같은 정확도를 내면서 그만큼 빨랐다는 뜻입니다.

새로 떠안은 것

하이브리드 본딩은 불량 분석 실무자들이 가장 분석하기 어렵다고 꼽은 구조이기도 합니다. 2026년에 공개된 한 업계 설문(프리프린트)에서는 반도체 설계·패키징·시스템·불량 분석에 걸친 여러 조직에서 약 100건의 익명 응답이 모였고, 분석하기 가장 어려운 새 구조로 하이브리드 본딩을 꼽은 응답이 54퍼센트로 1위였습니다. 응답자의 69퍼센트는 성질과 공정이 다른 조각을 한 패키지에 담는 이종집적·칩렛 제품이나 3차원 제품을 다루고 있었습니다. 앞으로 가장 중요한 가속 요소로는 칩을 부수지 않고 속을 들여다보는 더 높은 해상도의 영상 기법이 10점 만점에 8.18점으로 꼽혔고, 83퍼센트가 데이터 표준화 체계를 지지했습니다 (arXiv:2606.22149, 설문). 이 숫자는 약 100건의 익명 응답이 2026년 시점에 본 형편입니다.

설문 초록은 그 이유를 따로 적지 않았지만, 불량 분석이 점점 더 깊이 묻힌 패키지 구조를 상대하게 됐다는 것을 배경으로 들었습니다. 두 칩 사이의 접합 계면이 바로 그런 자리입니다. 2023년의 신뢰성 리뷰가 그 계면에서 짚은 것에는 연마의 세기, 계면을 따라 구리가 이동하는 것, 접합 빈틈이 구리 패드의 전기이동 성능에 미치는 영향이 있습니다. 이 리뷰는 연마를 부드럽게 하는 것이 중요하다는 것을 보였습니다. 세게 갈면 절연막이 상하고, 상한 절연막이 곧 결함이 되기 때문입니다 (DOI: 10.1109/tdmr.2023.3327664, 리뷰).

간격을 더 줄이면 재료 자체가 버티지 못하는 지점도 있습니다. 0.5마이크로미터(500나노미터) 미만 간격을 목표로 설계 배치와 절연막 종류와 구리 연마 깊이 제어와 정렬 제어를 함께 살핀 2023년의 한 연구는, 초록의 마지막 문장에 구리를 얼마나 빽빽하게 깔았을 때부터 이 재료계가 무너지기 시작하는지도 함께 조사했다고 적었습니다 (DOI: 10.1109/ectc51909.2023.00010, 실측). 같은 해 다른 소자 학회 논문은 제목에 0.4마이크로미터(400나노미터) 간격을 내걸었습니다. 이 수치는 제목에만 있고 초록 본문에는 없습니다. 그 논문은 자리 맞추기 문제를 육각 격자에 원형 패드를 놓는 시험 설계로 풀고, 정렬 오차와 접촉 저항·수율·신뢰성의 관계를 분석했습니다 (DOI: 10.1109/iedm45741.2023.10413829, 실측).

표준이 없다는 문제도 있습니다. 절연막 재료가 제각각이라 서로 다른 공장에서 만든 웨이퍼를 섞어 붙이기 어렵습니다. 네 가지 절연막을 짝지어 결합 에너지와 계면의 미세 빈틈 밀도까지 재어 비교한 결과, 수소를 넣지 않은 질화막과 수소를 넣은 산화막의 조합이 그 연구가 살핀 조합 가운데 가장 높은 결합 에너지를 냈고 250도 열처리 뒤 빈틈이 보이지 않았습니다. 저자들은 이 조합을 표준의 후보로 제안했습니다 (DOI: 10.1109/ectc51529.2024.00100, 2024년, 실측). 2024년의 한 리뷰도 같은 곳을 가리켰습니다. 서로 다른 공정 세대, 서로 다른 공장에서 온 조각을 다루려면 장비 개발과 산업 표준을 함께 만들어야 한다는 것입니다 (DOI: 10.1115/1.4064750, 리뷰).

붙이는 일이 중심이 됐다

바뀐 것은 접점 사이의 간격만이 아닙니다.

마이크로범프를 쓰던 방식에서 붙이는 일은 소자를 다 만든 다음에 오는 조립이었습니다. 하이브리드 본딩에서는 표면을 몇 나노미터까지 다듬느냐, 어떤 기체로 활성화하느냐, 붙는 물결을 어떻게 다스리느냐가 소자의 저항과 수율과 수명을 정합니다. 한 연구에서는 강도를 얻으면 자리를 잃는 맞바꿈이 표면 화학에 뿌리를 두고 있었고 (DOI: 10.1021/acsaelm.6c00446, 실측), 연마를 세게 하면 신뢰성이 깎이며 (DOI: 10.1109/tdmr.2023.3327664, 리뷰), 어느 구리 설계 밀도부터 재료계가 무너지기 시작하는지가 공정 연구의 조사 대상이 됐습니다 (DOI: 10.1109/ectc51909.2023.00010, 실측). 이런 문장들은 조립 공정의 문장이 아니라 소자 공정의 문장입니다.

열과 압력으로 누르는 쪽도 자리를 지킵니다. 다만 땜납 씌운 기둥이 아니라, 땜납 없이 구리끼리 눌러 붙이는 열압착입니다. 2023년의 한 학회 논문은 이 방식을 두 단계로 나눠 시간당 300개가 넘는 처리량을 내면서 10마이크로미터 이하 간격을 맞췄습니다. 2밀리미터 사방 다이 하나를 옆으로 밀어 떼어 내는 데 드는 힘은 평균 110뉴턴을 넘었고, 구리끼리의 접촉 저항률은 하이브리드 본딩에서 보고된 가장 낮은 값들에 견줄 만했습니다. 그리고 저자들은 이렇게 결론지었습니다. 3차원 적층과 인터포저 같은 쓰임에서 약 7마이크로미터 간격까지는, 하이브리드 본딩보다 단순하다는 이유로 열압착 접합이 더 나은 선택이라는 것입니다 (DOI: 10.1109/ectc51909.2023.00067, 실측). 인터포저는 여러 칩을 나란히 얹어 놓고 그 사이를 잇는 배선만 촘촘히 깔아 둔 얇은 판입니다(「병목은 계산이 아니었다 — 메모리를 쌓아 프로세서 옆에 붙인 10년」). 다만 이 논문의 10마이크로미터와 7마이크로미터는 초록이 범프 간격이라 적은 값이고, 바로 아래의 0.5·0.4마이크로미터는 접합 패드 간격입니다. 서로 다른 것을 재는 자라 한 줄에 세울 수 없습니다.

더 촘촘한 쪽의 한계도 아직 정해지지 않았습니다. 2024년의 리뷰는 문헌을 정리하며 웨이퍼째 붙이는 방식에서 0.5마이크로미터 미만 간격의 실현 가능성이 이미 보여졌다고 적었습니다. 그러나 바로 이어 0.4마이크로미터 아래로 내려가는 확장의 한계는 아직 탐색 중이라고 썼습니다. 조각을 다루는 문제, 여러 공장에서 온 칩을 섞는 문제도 열린 채로 두었습니다 (DOI: 10.1115/1.4064750, 리뷰). 이 문장은 그 논문이 스스로 잰 값이 아니라 문헌을 정리한 진술입니다.

2003년의 그 실험에서 구리막 두 장이 상온에서 붙는 데 든 준비는 60초짜리 이온빔 한 번이었습니다. 같은 일을 300밀리미터 웨이퍼 전면에서, 나노미터의 자리 정확도로, 아래층 소자를 상하게 하지 않는 온도로 되풀이하는 데 그 뒤로 20년이 걸렸습니다.

직접 붙이기가 모든 자리를 가져간 것은 아닙니다. 사이에 끼우던 것을 빼자 붙이는 일 자체가 소자를 만드는 일이 됐습니다. 그 순간부터 성능은 트랜지스터를 얼마나 작게 그리느냐만이 아니라 두 면을 얼마나 평평하고 깨끗하고 정확하게 맞대느냐로도 정해지기 시작했습니다. 어느 간격에서 어느 방식을 쓸지는 아직 논문마다 갈리고, 그 갈림이 이 분야가 서 있는 자리를 보여 줍니다.

근거 논문

• "상온 표면활성화 구리-구리 직접 접합" (2003) — DOI: 10.1116/1.1537716 — 아르곤 이온빔 60초, 열처리 없이 덩어리 구리급 강도·빈틈 없는 계면.
• "칩 대 웨이퍼 하이브리드 본딩의 저온 구리 배선" (2019) — DOI: 10.1109/ectc.2019.00100 — 마이크로범프는 40 μm 아래로 못 간다(배경), 상온 접합 + 150~300 ℃ 열처리.
• "2.5D·3D IC용 직접접합 배선의 열·전기 성능" (2017) — DOI: 10.1109/ectc.2017.341 — 취성 화합물·수지가 높이를 거의 두 배로(배경), 해석에서 접합부 9도 차·기생 커패시턴스 30%.
• "TSV와 SiCN 웨이퍼 접합의 신뢰성 과제" (2023) — DOI: 10.1109/tdmr.2023.3327664 — 1 mm²당 10⁶ 이상 밀도의 열쇠, 부드러운 연마·구리 이동·접합 빈틈.
• "수율과 신뢰성을 위한 얇은 조각 접합 공정" (2025) — DOI: 10.1109/ectc51687.2025.00011 — 상온 약결합→열처리→구리 확산 2단계 정의, 조각의 수분 흡수를 두께 50 μm 공정으로.
• "비아미들 TSV를 결합한 초미세 간격 대면 웨이퍼 접합" (2016) — DOI: 10.1109/ectc.2016.205 — '하이브리드' 명명 근거, 300 mm에서 3.6·1.8 μm 간격과 250 ℃ 열처리.
• "절연막·구리 비아 설계가 웨이퍼 접합에 미치는 영향" (2023) — DOI: 10.1109/ectc51909.2023.00138 — 연마 뒤 표면의 네 성질(파임·침식·거칠기·밀도별 높이차), 5→1 μm 추적.
• "나노쌍정 구리를 쓴 저온 웨이퍼 하이브리드 본딩" (2021) — DOI: 10.1109/ectc32696.2021.00068 — 나노쌍정 구리에서 거칠기 0.3 nm·파임 1 nm, 200 ℃ 접합. 저온은 배향 구리·연속 계면에 기댄다.
• "2 μm 미만 간격 Cu/SiCN 웨이퍼 접합" (2017) — DOI: 10.1109/iedm.2017.8268486 — 위는 돌출·아래는 함몰, 패드 크기를 달리해 정렬 여유 확보. 1.44 μm와 0.72 μm.
• "1 μm 미만 간격 소자용 무오염 Cu/SiCN 접합 공정" (2023) — DOI: 10.1109/ectc51909.2023.00238 — 분자동역학으로 질소 플라스마 조건 제안(2.0 J/m²·2 nm는 층위 미상), 빈틈 없음·무오염은 분석으로 확인.
• "300 mm 대면 웨이퍼 접합의 접합 후 500 nm 미만 정렬" (2010) — DOI: 10.1109/3dic.2010.5751447 — 최적 조건에서 약 190 nm, 비아 사슬 계면 빈틈 없음.
• "이미지센서용 웨이퍼 접합의 200 nm 정렬 오차" (2015) — DOI: 10.1109/eptc.2015.7412403 — 300 mm 전면에서 200 nm 미만 실증.
• "영구 접합에서 정렬 제어의 중요성" (2016) — DOI: 10.1109/3dic.2016.7970002 — 5 μm 이하 간격이 필요하다는 전망, 당시 최고 정렬 오차는 400 nm 안팎(배경).
• "고정밀 정렬 기술로 얻은 50 nm 접합 정렬 오차" (2023) — DOI: 10.1109/ectc51909.2023.00283 — 12세트 연속 약 50 nm(25 nm 이하는 측정 아닌 분석), 간격 추가 축소 가능성으로 맺음.
• "50 nm 접합 정렬 오차 실증과 개선 연구" (2022) — DOI: 10.1109/eptc56328.2022.10013152 — 실제 소자 웨이퍼에서는 59 nm, 웨이퍼당 측정 지점 397개.
• "3DIC용 새 정밀 웨이퍼 접합 기술" (2015) — DOI: 10.1109/3dic.2015.7334575 — 정렬 능력은 100 nm 이하인데 접합 후 정확도는 260 nm.
• "일체형 집적을 위한 고정밀 융착 접합의 영향 인자" (2015) — DOI: 10.1109/ectc.2015.7159701 — 접합 후 정렬을 정하는 것은 결합파의 시작과 제어. 일그러짐은 50 nm 아래지만 추가 최적화가 관건이라 맺음.
• "플라스마 활성화 SiCN 직접접합의 결합파와 왜곡" (2026) — DOI: 10.1021/acsaelm.6c00446 — 질소는 강도↑·밀림↑, 산소는 그 반대. 강도와 정렬의 맞바꿈.
• "두 단계 협동 표면활성화를 쓴 저온 Cu/SiO2 접합" (2021) — DOI: 10.1109/icept52650.2021.9568007 — 통상 400 ℃ 안팎(배경)을 200 ℃로, 구리끼리도 산화막끼리도 접합.
• "구리 미세구조가 접합 열 예산에 미치는 영향" (2022) — DOI: 10.1109/ectc51906.2022.00036 — 세 미세구조를 150~270 ℃에서 비교, 180 ℃ 결합. 20~40도 절감은 「결과가 시사한다」.
• "연마한 나노쌍정 구리막의 저온 직접접합 계면 분석" (2022) — DOI: 10.3390/ma15030937 — 같은 논문 안 대조에서 화학적 기계 연마 쪽이 우세, 150 ℃·10분.
• "금 부동태화를 이용한 저온 미세간격 Cu/SiO₂ 접합" (2021) — DOI: 10.1109/jeds.2021.3114648 — 구리 표면을 금으로 덮어 산화를 막고 120 ℃ 접합.
• "마이크로범프와 하이브리드 본딩 3D IC의 전력 공급과 성능" (2022) — DOI: 10.1109/tcpmt.2022.3221025 — 같은 설계 흐름 대조에서 최대 76% 성능 또는 17 mV 차, 마이크로범프 쪽 개선안까지 제안.
• "다이별 배치·배선을 쓴 미세간격 대면 3D 시스템 설계" (2019) — DOI: 10.1109/3dic48104.2019.9058901 — 1 μm 안팎 간격으로 코어를 층분할, 2D 대비 배선 40% 절감·타이밍 19% 개선.
• "1.44 μm까지의 하이브리드 본딩 배선에 대한 공정 편차 영향" (2020) — DOI: 10.1109/eptc50525.2020.9315028 — 6.8~1.44 μm 시험 구조, 저항과 커패시턴스의 공통 인자는 정렬 오차.
• "이미지센서용 저온 직접접합 3차원 구조화" (2014) — DOI: 10.1149/ma2014-01/37/1412 — 금·산화막 접합으로 3D 인버터와 101단 링 오실레이터, n형·p형을 따로 최적화.
• "의료영상 센서용 구리 없는 웨이퍼 하이브리드 본딩" (2020) — DOI: 10.1109/ectc32862.2020.00044 — 티타늄·산화막 접합, 3 μm 사방 패드에서 접촉 저항 1 Ω·2 fF 미만.
• "간격 축소가 3D 적층 이미지센서 배선 강건성에 미치는 영향" (2018) — DOI: 10.1109/iedm.2018.8614570 — 8.8→1.44 μm에서 열주기·전기이동 결함 없음.
• "구리 배선을 쓴 미세간격 웨이퍼 하이브리드 본딩의 최근 진전" (2019) — DOI: 10.23919/iwlpc.2019.8913862 — 메모리와 논리를 떼어 각자 열 예산에서 최적화, 4 μm 11만 5천 링크 98% 초과.
• "모의 공정 변수 기반 조각 접합의 양산 장비 적용" (2021) — DOI: 10.1109/ectc32696.2021.00018 — 절단·취급이 표면을 오염시킨다. 상용 본더 사양 ±3 μm/3σ, 공정 흐름 수정으로 해결.
• "미세간격 3D-IC용 다이 대 웨이퍼 구리 하이브리드 본딩" (2023) — DOI: 10.1109/ectc51909.2023.00178 — 4 μm 간격·2 μm 패드, 210개 사슬 전부 98% 초과·패키지급 신뢰성 통과.
• "패드 배치를 반영한 하이브리드 본딩 수율 모형과 시뮬레이션" (2025) — arXiv:2511.05506 (프리프린트) — 정렬·입자·파임·거칠기·밀도를 한 틀에. 1,000배는 수율이 아니라 계산 속도.
• "전환기의 불량 분석: 첨단 패키징 산업 설문" (2026) — arXiv:2606.22149 (프리프린트) — 약 100건 응답, 분석하기 가장 어려운 새 구조 1위가 하이브리드 본딩(54%).
• "공정 혁신을 통한 0.5 μm 미만 웨이퍼 접합 간격 축소" (2023) — DOI: 10.1109/ectc51909.2023.00010 — 배치·절연막·연마·정렬을 함께, 구리 밀도가 어디서 재료계를 무너뜨리는지도 조사.
• "400 nm 간격까지 내려간 Cu/SiCN 웨이퍼 접합의 과제와 해법" (2023) — DOI: 10.1109/iedm45741.2023.10413829 — 400 nm는 제목에만. 육각 격자·원형 패드로 정렬 제어, 정렬↔저항·수율 관계 분석.
• "하이브리드 본딩 계면의 표준화를 향해: 직접접합 절연막 연구" (2024) — DOI: 10.1109/ectc51529.2024.00100 — 네 절연막 짝의 결합 에너지·미세 빈틈 밀도 비교, 표준 후보 제안.
• "초고밀도 배선을 위한 하이브리드 본딩" (2024) — DOI: 10.1115/1.4064750 — 0.5 μm 미만은 실현 가능성이 보였고 0.4 μm 아래 한계는 탐색 중(문헌 정리), 조각 취급·표준은 열린 과제.
• "고처리량 2단계 다이 대 웨이퍼 열압착 접합" (2023) — DOI: 10.1109/ectc51909.2023.00067 — 시간당 300개 초과. 3D 적층·인터포저에서 약 7 μm 범프 간격까지는 열압착이 더 낫다는 결론.