Paperis 아티클
칩과 칩을 잇던 금속 기둥이 간격을 줄이는 데 막히자, 사이에 아무것도 끼우지 않고 구리는 구리끼리 절연막은 절연막끼리 붙이기 시작했다 — 그러자 표면이 얼마나 평평하고 깨끗한지, 붙인 뒤에 얼마나 어긋나는지, 얼마나 낮은 온도에서 붙는지가 소자의 성능을 정하는 자리로 올라왔다
이 글은 AI가 연구 논문을 바탕으로 작성한 교육·정보 제공용 콘텐츠이며, 전문가의 조언을 대체하지 않습니다. 오류를 발견하셨나요? 알려주세요
© 2026 네오쿤스(Paperis) · 링크 공유는 환영합니다. 전문 전재·재배포는 사전 허가가 필요합니다.
2003년의 한 표면과학 학술지에, 8인치 실리콘 웨이퍼 위에 80나노미터 두께로 입힌 구리막 두 장을 상온에서 그대로 맞붙였다는 보고가 실렸다. 붙이기 전에 한 일은 하나뿐이었다. 초고진공 안에서 40~100전자볼트짜리 낮은 에너지의 아르곤 이온빔을 60초 동안 쬐어 구리 표면의 탄소 오염물과 자연 산화막을 걷어 냈다. 그러고 두 장을 갖다 대자 붙었다. 데울 필요가 없었다 — 상온에서 이미 결합이 충분히 강했고, 잡아당겨 보니 덩어리 구리에 맞먹는 강도가 나왔다. 단면을 투과전자현미경으로 들여다본 계면에는 중간층도 빈틈도 없었다 (DOI: 10.1116/1.1537716, 실측).
깨끗하기만 하면 금속 두 면은 그냥 붙는다. 어려운 것은 그 일을 반도체 공장 안에서 해내는 쪽이었다. 지름 300밀리미터 웨이퍼의 전면에 걸쳐, 계속 반복해서, 나노미터 단위로 자리를 맞춰 가며. 이 글은 그 20년의 이야기다.
먼저 표기 하나를 정해 두자. 이 글이 인용하는 논문은 크게 두 층위로 갈린다. 하나는 실제로 웨이퍼를 돌려 만들고 잰 공정 논문이다. 표면 거칠기가 몇 나노미터인지, 접점이 몇 마이크로미터 간격인지, 몇 도에서 붙었는지 같은 숫자가 여기서 나온다. 다른 하나는 계산으로 돌려 본 논문이다 — 접합 과정을 모의하거나, 수율을 모형으로 세우거나, 설계 도구로 칩을 다시 배치해 본 것들이다. 두 층위는 같은 자로 잰 값이 아니다. 그래서 하중이 큰 자리마다 실측·시뮬레이션·모형·사양값·리뷰·설문·배경 진술 중 어느 쪽인지를 괄호 안에 적었다. 라벨은 논문이 아니라 문장에 붙는다 — 같은 논문이 한 자리에서는 실측이고 다른 자리에서는 배경 진술일 수 있다.
칩을 위아래로 겹쳐 쓰려면 아래 칩의 어느 지점과 위 칩의 어느 지점을 전기적으로 이어야 한다. 오랫동안 그 일을 한 것은 두 면 사이에 끼워 넣는 물건이었다.
마이크로범프는 칩과 칩을 이으려고 두 면 사이에 끼워 넣는, 끝에 땜납을 씌운 아주 작은 금속 기둥이다. 위층과 아래층 사이에 짧은 기둥을 촘촘히 세우고 기둥 끝에 땜납을 얹어 눌러 붙이는 것과 같다. 기둥과 기둥 사이에 남는 빈 곳은 수지를 흘려 넣어 메운다.
이 방식은 잘 굴러갔고 지금도 굴러간다. 다만 2019년의 한 학회 논문이 자기가 딛고 선 형편을 이렇게 적었다. 메모리를 쌓아 만든 칩 묶음은 실리콘 관통 전극과, 땜납을 씌운 마이크로범프를 눌러 붙이는 공정으로 층을 잇는데, 이 공정은 처리량이 낮고 40마이크로미터 간격 아래로는 내려가지 못한다 (DOI: 10.1109/ectc.2019.00100, 배경 진술).
실리콘 관통 전극은 칩을 위아래로 꿰뚫어 낸 수직 구멍에 구리 같은 전도성 금속을 채워 만든 배선이다. 건물 옆면에 붙인 비상계단 대신 층마다 바닥을 뚫어 엘리베이터 통로를 낸 것과 같다.
기둥이 못 줄어드는 것만 문제는 아니었다. 2017년의 한 학회 논문은 같은 자리에서 세 가지를 더 적었다. 조립이 복잡하고 비싸서 널리 쓰이지 못했고, 땜납이 굳으며 생기는 무르고 잘 깨지는 금속 화합물 층이 전류에 견디는 힘을 떨어뜨리며, 칩 사이를 메우는 수지가 쌓아 올린 높이를 거의 두 배로 만들고 열이 빠져나가는 길을 크게 막는다는 것이다. 그 논문이 쓰이던 시점에 쌓을 수 있던 층수는 바닥 칩 위에 넉 장이었다 (DOI: 10.1109/ectc.2017.341, 배경 진술).
이 이야기 내내 따라다니는 눈금이 하나 있다.
접합 간격은 칩과 칩을 잇는 접점 하나의 중심에서 바로 옆 접점의 중심까지의 거리다. 극장 좌석으로 치면 의자 자체의 폭이 아니라 등받이에서 다음 등받이까지의 거리다. 같은 넓이에 몇 명이 앉는지는 결국 이 값이 정한다.
접점이 촘촘해지면 두 칩은 굵은 통로 몇 개가 아니라 가는 통로 수만 개로 이어진다. 통로 하나하나를 더 빠르게 만드는 것과는 다른 방향이다. 간격을 절반으로 줄이면 같은 넓이에 들어가는 접점의 수는 네 배가 된다. 그래서 이 값 하나가 두 칩 사이로 오갈 수 있는 신호의 개수를 정하고, 개수가 정해지면 그 위에 올릴 수 있는 구조가 정해진다. 2023년의 한 신뢰성 리뷰는 실리콘 관통 전극과, 웨이퍼 두 장을 통째로 맞대어 붙이는 방식이 함께 1제곱밀리미터당 100만 개를 넘는 접속 밀도로 가는 열쇠라고 정리했다 (DOI: 10.1109/tdmr.2023.3327664, 리뷰).
하이브리드 본딩은 두 칩의 표면을 매끈하게 다듬어 맞대고, 금속은 금속끼리 절연막은 절연막끼리 한꺼번에 직접 붙이는 접합 방식이다. 사이에 땜납도 접착제도 넣지 않는다. 아주 깨끗한 유리 두 장을 겹치면 저절로 들러붙는 일이 절연막 쪽에서 먼저 일어나고, 금속 쪽은 그다음에 데워야 붙는다.
2025년의 한 학회 논문이 그 두 단계를 한 문단으로 적어 두었다. 먼저 칩을 상대 면에 올려놓으면 절연막끼리 약한 힘으로 들러붙는다. 그다음 통째로 데우면 그 약한 결합이 화학 결합으로 바뀌고, 동시에 절연막 안에 박혀 있던 구리가 계면을 가로질러 서로 스며들며 전기가 통하는 길이 생긴다 (DOI: 10.1109/ectc51687.2025.00011, 공정 개발·정의 진술).
접합 후 열처리는 두 면을 맞대어 붙인 다음 통째로 데워, 계면을 가로질러 원자가 서로 스며들게 만드는 공정이다. 차가운 찰흙 두 덩이를 맞대면 붙은 척만 하지만, 데워 주면 경계가 흐려지며 한 덩이가 된다.
'하이브리드'라는 이름은 여기서 왔다. 2016년의 한 학회 논문이 그렇게 설명한다. 구리와 절연막이 나란히 드러난 면 두 장을 맞대면 금속 접합과 절연막 접합이 동시에 일어나기 때문에 하이브리드라 부른다는 것이다. 그 논문은 300밀리미터 웨이퍼에서 3.6마이크로미터와 1.8마이크로미터 간격으로 이 공정을 돌렸고, 표면을 잘 활성화하고 절연막을 아주 매끄럽게 만들면 상온에서 빈틈 없이 붙는다고 적었다. 강한 결합은 250도라는 낮은 온도의 열처리만으로 얻어졌다 (DOI: 10.1109/ectc.2016.205, 실측).
땜납을 없앤 대가는 곧바로 청구된다. 땜납은 녹아서 흐르기 때문에 표면이 조금 울퉁불퉁해도 스스로 메운다. 직접 붙이는 방식에는 그 관용이 없다.
화학적 기계 연마는 웨이퍼 표면에 약품 섞인 연마액을 흘리며 패드로 문질러, 화학적으로 무르게 만든 층을 기계적으로 깎아 내는 평탄화 공정이다. 영어 약자를 따 흔히 CMP라고 부른다. 젖은 사포로 나무를 가는 일과 닮았는데, 물 대신 표면을 살짝 물러지게 만드는 약품을 쓴다. 그래서 힘으로만 갈 때보다 훨씬 평평해진다.
2023년의 한 학회 논문이 이 공정의 결과물을 네 가지 성질로 나눠 적었다. 구리를 갈아 낸 자리가 접시처럼 오목하게 파이는 정도, 절연막이 함께 깎여 나가는 정도, 절연막 표면의 거칠기, 그리고 구리가 빽빽한 자리에서 성긴 자리로 넘어갈 때 높이가 달라지는 정도다. 이 논문은 마지막 연마를 두 단계로 나누고, 원자간력현미경으로 파임과 가장자리 처짐을 재면서 간격을 5마이크로미터에서 1마이크로미터까지 줄여 갔다 (DOI: 10.1109/ectc51909.2023.00138, 실측).
숫자로 보면 감이 온다. 2021년의 한 학회 논문은 두 단계 연마로 나노 크기 쌍정 구조로 만든 구리에서 산술평균 거칠기를 0.3나노미터까지, 파임을 1나노미터까지 내렸다고 보고했다. 그 표면으로 웨이퍼 두 장을 200도에서 붙였고, 열주기 시험을 통과했으며 잡아당기는 강도는 10메가파스칼을 넘었다. 다만 저자들은 그 낮은 접합 온도가 방향이 정렬된 구리와 끊김 없는 접합 계면에 결정적으로 기댄다고 적었다 — 연마만으로 온도가 내려간 것이 아니다 (DOI: 10.1109/ectc32696.2021.00068, 실측).
여기서 헷갈리기 쉬운 대목이 있다. 파임은 없애야 하는 결함이 아니다. 2017년의 한 소자 학회 논문은 오히려 위쪽 웨이퍼의 구리는 조금 튀어나오게, 아래쪽 웨이퍼의 구리는 조금 들어가게 만드는 연마 공정을 내놓았다. 게다가 위아래 패드의 크기를 일부러 다르게 했다. 크기 차이가 곧 어긋남을 받아 줄 여유가 되기 때문이다. 그렇게 해서 360나노미터짜리 위쪽 패드를 720나노미터짜리 아래쪽 패드에 1.44마이크로미터 간격으로 붙였고, 180나노미터 패드를 540나노미터 패드에 0.72마이크로미터 간격으로 붙이는 것도 된다는 것을 보였다 (DOI: 10.1109/iedm.2017.8268486, 실측).
평평한 것만으로는 부족하다. 깨끗해야 한다.
2023년의 한 학회 논문은 0.4마이크로미터에서 0.7마이크로미터 크기의 구리 패드를 웨이퍼 대 웨이퍼로 붙이면서 마주친 두 가지 문제를 적었다. 하나는 패드가 작아질수록 구리가 절연막 속으로 번져 나가는 것이고, 다른 하나가 뜻밖이다. 표면을 깨끗하게 만들려고 쓰는 플라스마 공정이 구리를 다시 튀겨 내 장비 안을 오염시키고, 그 아주 적은 양이 소자를 전기적으로 단락시켜 죽인다는 것이다.
이 논문은 반응성 분자동역학 계산으로 최적의 질소 플라스마 조건을 먼저 제안했다(시뮬레이션). 그 조건에서 절연막끼리의 결합 에너지가 제곱미터당 2.0줄 위, 구리 산화층이 2나노미터 아래로 적혀 있는데, 초록은 이 두 값이 계산에서 나온 것인지 만들어 잰 것인지를 밝히지 않는다. 다만 그 조건으로 붙인 계면이 빈틈 없고 구리가 잘 섞였으며 자리도 잘 맞았다는 것은 음향·전자현미경 분석으로 확인했다고 적었다(실측). 그리고 저자들은 이 조건이 무오염 기준을 충족한다고 맺었다 — 연속으로 돌려도 장비를 오염시키지 않으므로 더 나은 표면 활성화 방식이라는 것이다 (DOI: 10.1109/ectc51909.2023.00238, 시뮬레이션 + 실측). 한 논문 안에서도 계산으로 정한 값과 만들어 잰 값은 같은 자로 잰 값이 아니다.
세 번째 요구 조건은 자리를 맞추는 일이다.
정렬 오차는 위아래로 겹쳐 붙인 두 층에서, 서로 맞닿아야 할 지점끼리 실제로 얼마나 어긋났는지를 잰 값이다. 종이 두 장에 각각 구멍을 뚫고 겹쳤을 때 구멍 중심이 서로 몇 밀리미터 비켜났는지를 재는 것과 같다. 구멍이 작아질수록 같은 어긋남이 더 치명적이 된다.
아래 값들을 읽기 전에 한 가지를 못 박아 두자. 이것은 시간순으로 늘어놓은 목록이지 한 장비나 한 회사의 발전 곡선이 아니다. 웨이퍼도, 구조도, 재는 방법도, 재는 지점의 수도 논문마다 다르다.
2010년의 한 학회 논문은 300밀리미터 웨이퍼를 맞대어 붙인 뒤의 정렬을 500나노미터 아래로 맞췄다고 보고했고, 조건을 최적화한 시료에서는 약 190나노미터까지 내려갔다고 적었다. 지름 1마이크로미터에서 5마이크로미터짜리 비아 사슬의 계면에는 빈틈이 없었고, 구리가 서로 스며든 흔적이 현미경으로 확인됐다 (DOI: 10.1109/3dic.2010.5751447, 실측).
2015년에는 300밀리미터 웨이퍼 전면에서 200나노미터 미만이 보고됐다 (DOI: 10.1109/eptc.2015.7412403, 실측).
그런데 2016년의 한 학회 논문은 배경을 이렇게 적었다. 오늘날 가장 좋은 웨이퍼 대 웨이퍼 정렬 오차는 400나노미터 안팎이고, 그것을 200나노미터로 줄이려는 개발이 진행 중이라는 것이다 (DOI: 10.1109/3dic.2016.7970002, 배경 진술). 앞 문단의 값보다 나쁘다. 그런데 두 논문이 다 「가장 좋은 값」을 말한다 — 뒤 논문도 「가장 좋은」이라 적었지 「보통 이 정도」라 적지 않았다. 초록은 차이를 설명하지 않지만, 무엇이 다른지는 보인다. 2015년 값은 이미지센서용 구리 패드를 얹은 특정 시료를 300밀리미터 전면에서 잰 것이고, 2016년 문장은 3차원 배선 일반을 다루는 다른 논문이 이듬해에 자기 분야의 형편을 적은 것이다. 같은 이름의 값이라도 어떤 시료를 어느 시점에 누가 쟀느냐가 다르면 그대로 견줄 수 없다. 논문의 숫자를 읽을 때 가장 자주 어긋나는 자리가 여기다.
2023년에는 웨이퍼 12세트를 연속으로 붙여 약 50나노미터가 보고됐다. 측정 지점의 95퍼센트에서 어긋남이 40나노미터 이하였고 80퍼센트에서 약 30나노미터 미만이었다. 같은 논문은 ±250마이크로미터로 안장처럼 휜 웨이퍼에도 보정이 듣는다는 것을 계산으로 확인했고, 재현성을 더 올리면 25나노미터 이하까지 갈 가능성이 높다고 적었다. 뒤의 둘은 잰 값이 아니라 분석으로 얻은 값이다. 저자들은 이 결과가 웨이퍼 대 웨이퍼 접합 간격을 더 줄일 수 있다는 가능성을 보여 준다고 맺었다 (DOI: 10.1109/ectc51909.2023.00283, 실측 + 분석).
같은 연구 라인의 2022년 논문이 한정어를 하나 더 붙여 두었다. 시험용 웨이퍼에서 50나노미터가 나온 그 장비로 실제 소자가 올라간 웨이퍼를 붙였을 때는 59나노미터였다. 실제 소자 웨이퍼가 접합 왜곡에 더 취약하기 때문이다. 50나노미터가 나온 시험용 웨이퍼 쪽 측정은 웨이퍼 한 장당 반경 142밀리미터 안에서 397개 지점을 쟀다 (DOI: 10.1109/eptc56328.2022.10013152, 실측).
왜 자리 맞추기가 이렇게 어려운가. 두 웨이퍼를 정확히 겹쳐 놓는 것과, 겹쳐 놓은 것이 붙은 뒤에도 그대로 있는 것은 다른 문제이기 때문이다.
2015년의 한 학회 논문이 그 차이를 값으로 보여 준다. 그 장비의 정렬 능력 자체는 100나노미터 이하였는데, 300밀리미터 구리 웨이퍼를 실제로 붙이고 나서 잰 정확도는 260나노미터였다 (DOI: 10.1109/3dic.2015.7334575, 실측). 사이에서 무슨 일인가가 일어난 것이다.
일어나는 일의 이름은 결합파다. 두 웨이퍼는 한 번에 전면이 붙는 것이 아니라 한 점에서 시작해 물결처럼 바깥으로 퍼지며 붙는다. 2015년의 다른 학회 논문은 접합 후 정렬 오차를 정하는 것이 정렬 그 자체보다도 이 물결의 시작과 진행을 어떻게 다스리느냐라고 적었다. 웨이퍼에 남아 있는 응력과 휘어짐이 물결의 움직임을 바꾸고, 응력은 곧 패턴의 일그러짐과 추가 어긋남으로 나타난다. 그러면서 통상적인 일그러짐 값이 이미 50나노미터를 훨씬 밑돌기는 하지만 웨이퍼 접합과 웨이퍼 준비·전처리 양쪽을 더 최적화하는 일이 여전히 관건이라고 맺었다 (DOI: 10.1109/ectc.2015.7159701, 공정 논의).
2026년의 한 재료 학술지 논문은 이 자리에서 뜻밖의 맞바꿈을 잰다. 절연막 표면을 질소 플라스마로 처리하느냐 산소 플라스마로 처리하느냐로 갈리는 문제다. 물결이 퍼지는 속도 자체는 조건을 바꿔도 거의 변하지 않았다. 그런데 붙은 뒤 웨이퍼가 면 방향으로 밀려나는 양은 질소 쪽에서 뚜렷하게 커졌다. 반대로 결합 강도는 질소 플라스마를 100와트로 걸었을 때가 가장 높았다. 산소 플라스마는 표면을 더 고른 산화막처럼 만들어 밀림이 적고 자리가 안정적이었지만 강도는 낮았다. 저자들의 결론은 강도와 정렬 사이에 표면 화학에 뿌리를 둔 맞바꿈이 있다는 것이다 (DOI: 10.1021/acsaelm.6c00446, 실측).
붙이는 힘을 키우면 자리가 밀린다. 자리를 지키면 덜 붙는다. 이 한 쌍이 이 공정의 성격을 가장 잘 보여 준다.
네 번째 요구 조건은 온도다. 왜 낮춰야 하나. 3차원으로 쌓는 순간 아래에 이미 만들어 놓은 소자가 위층 공정의 열을 함께 받기 때문이다. 어떤 소자는 그 열을 못 견딘다.
여기서도 같은 주의가 필요하다. 아래 온도들은 서로 다른 논문이 서로 다른 재료와 구조와 시험으로 얻은 값이다. 한 곡선 위의 점들이 아니다.
2021년의 한 학회 논문은 구리와 산화막을 붙이는 공정이 그 무렵 통상 400도 안팎을 요구했고 그것이 열에 민감한 칩에는 바람직하지 않다고 배경을 적은 뒤, 플라스마 처리와 산 처리를 잇달아 거는 두 단계 활성화로 200도에서 구리끼리도 산화막끼리도 붙였다고 보고했다 (DOI: 10.1109/icept52650.2021.9568007, 실측).
온도를 내리는 열쇠 하나는 구리 알갱이의 생김새였다. 2022년의 한 학회 논문은 8밀리미터 곱하기 12밀리미터짜리 다이를 300밀리미터 웨이퍼에 붙였다. 다이란 웨이퍼에서 잘라 낸 칩 한 조각을 말한다. 지름 10마이크로미터 패드 약 3만 5천 개를 40마이크로미터 간격으로 이었고 — 앞에서 마이크로범프가 더 못 내려간다고 한 그 40마이크로미터와 같은 숫자지만, 이쪽은 한계가 아니라 이 열 예산 연구가 고른 시험 구조의 간격이다 — 구리를 통상적인 배선용과 나노 크기 쌍정 구조와 미세 알갱이 세 가지로 만들어 150도에서 270도까지 열처리하며 비교했다. 그 결과 180도라는 낮은 온도에서도 단단한 금속 결합이 만들어졌다. 미세구조의 차이만으로 최종 열처리 온도를 20도에서 40도까지 낮출 수 있다는 쪽은, 저자들이 결과가 그렇게 시사한다고 적은 것이지 못 박은 것이 아니다 (DOI: 10.1109/ectc51906.2022.00036, 실측).
2022년의 한 재료 학술지 논문은 같은 방향에서 연마 방식을 대조했다. 구리 직접 접합은 통상 300도를 넘겨 해 왔고 그 온도가 소자에 해롭다는 것이 이 논문의 출발점이다. 저자들은 (111) 방향으로 정렬된 나노 쌍정 구리막을 화학적 기계 연마와 전해연마로 각각 다듬어 150도에서 붙여 비교했다. 같은 논문 안의 대조에서 화학적 기계 연마 쪽 접합 품질이 더 좋았다. 그쪽 막은 표면이 극도로 매끄러웠고 계면에 미리 생긴 빈틈이 사실상 없었으며, 그래서 붙이는 데 걸리는 시간을 10분까지 줄일 수 있었다 (DOI: 10.3390/ma15030937, 실측).
2021년에는 구리 표면을 금으로 덮어 산화를 막는 방법으로 120도에서 미세 간격 접합이 보고됐다 (DOI: 10.1109/jeds.2021.3114648, 실측).
여기까지가 요구 조건 넷이다. 표면이 원자 크기로 평평해야 하고, 입자 하나 없이 깨끗해야 하며, 붙는 동안에도 자리가 지켜져야 하고, 아래층이 견딜 만큼 낮은 온도에서 붙어야 한다. 게다가 이 넷은 따로 놀지 않는다. 앞 절에서 본 것처럼 하나를 세게 밀면 다른 하나가 밀려난다.
이제 대가로 무엇을 얻었는지를 볼 차례인데, 이 대목이 가장 조심스럽다. 얻은 것을 보고한 논문들은 대개 웨이퍼를 돌린 것이 아니라 설계 도구로 칩을 다시 배치해 본 것이기 때문이다.
2022년의 한 학술지 논문은 산업용 규모의 3차원 프로세서를 두 가지 방식으로 각각 설계했다. 마이크로범프로 잇는 쪽과 직접 붙이는 쪽이다. 여러 공정 세대와 여러 접합 간격을 놓고 전력 공급망까지 포함해 물리 설계를 끝낸 뒤 비교했더니, 촘촘한 간격의 직접 접합 쪽이 마이크로범프 쪽보다 성능에서 최대 76퍼센트 앞서거나 전압 강하를 17밀리볼트 줄였다 (DOI: 10.1109/tcpmt.2022.3221025, 설계 실험). 같은 설계 흐름 안에서 세운 대조군이라 이 값은 논문을 가로질러 만든 것이 아니다.
이 논문의 결론은 거기서 끝나지 않는다. 저자들은 층 사이에 금속을 공유하는 것이 신호와 전력 양쪽에 결정적이라고 짚은 뒤, 금속과 절연체를 겹쳐 만든 커패시터를 나눠 쓰는 방법을 제안해 마이크로범프 쪽의 순간 전압 강하를 최대 77밀리볼트 줄였다 (DOI: 10.1109/tcpmt.2022.3221025, 설계 실험). 진 쪽을 고치는 처방까지가 그 논문이다.
2019년의 한 학회 논문은 상용 설계 도구를 확장해 1마이크로미터 안팎 간격의 구리 패드로 두 층을 잇는 흐름을 만들고, 프로세서 코어 하나를 메모리 층과 논리 층으로 갈라 실제로 배치하고 배선했다. 같은 회로를 2차원 평면으로 설계했을 때와 견준 결과는 총 배선 길이 최대 40퍼센트 절감, 가장 긴 배선 25퍼센트 절감, 임계 경로 타이밍 19퍼센트 개선이었다 (DOI: 10.1109/3dic48104.2019.9058901, 설계 실험). 앞 문단의 76퍼센트는 마이크로범프 대비이고 이 셋은 평면 설계 대비다 — 두 값을 같은 줄에 세우면 안 된다.
열도 달라진다. 2017년의 그 학회 논문은 같은 주위 온도와 같은 다이별 전력을 놓고, 마이크로범프로 쌓은 메모리 묶음과 구리끼리 직접 붙인 묶음의 온도를 열 해석 도구로 모의했다. 접합부 온도 차이는 9도였고, 여덟 장을 쌓은 구성에서는 직접 접합 쪽 접합부 온도가 25퍼센트 낮았다. 전기적으로는 삽입 손실과 혼선이 작았고 기생 커패시턴스는 마이크로범프 접합의 30퍼센트였다 (DOI: 10.1109/ectc.2017.341, 시뮬레이션). 앞의 두 논문과 이 논문도 같은 자로 잰 값이 아니다. 앞의 둘은 설계 도구로 칩을 배치해 얻은 값이고 이것은 열과 전자기 해석 도구로 얻은 값이다.
실제로 만들어 잰 쪽도 있다. 2020년의 한 학회 논문은 접합 간격을 6.8마이크로미터에서 1.44마이크로미터까지 내린 3차원 시험 구조를 만들어 저항과 커패시턴스가 공정 편차에 어떻게 반응하는지 봤다. 저항과 커패시턴스 양쪽에 공통으로 영향을 주는 인자는 위아래 웨이퍼의 정렬 오차였다 (DOI: 10.1109/eptc50525.2020.9315028, 실측 + 시뮬레이션 모델). 앞 절의 이야기가 여기서 되돌아온다. 자리를 맞추는 일은 붙는지 안 붙는지의 문제만이 아니라, 붙은 뒤의 전기적 성질을 정하는 문제이기도 하다.
이 기술이 처음 자리 잡은 곳은 프로세서가 아니라 카메라였다.
2014년의 한 전기화학회 발표 논문이 그 초기 모습을 보여 준다. 저자들은 실리콘 관통 전극이 지름 5마이크로미터를 넘어 국소 배선에는 맞지 않는다고 보고, 절연막 위에 금 전극을 심어 연마한 면을 아르곤과 산소 플라스마로 활성화한 뒤 200도에서 60분 동안 2000뉴턴으로 눌러 붙였다. 산화막 표면의 평균 거칠기는 0.15나노미터, 가장 작은 금 전극의 지름은 3마이크로미터였고 계면에 빈틈은 보이지 않았다. 그렇게 붙인 두 층에 n형과 p형 트랜지스터를 따로 올려 3차원 인버터를 만들었더니 같은 시기에 만든 평면 칩과 성능 차이가 없었고, 101단 링 오실레이터는 1.8볼트에서 700킬로헤르츠로 발진했다. 저자들이 강조한 이점은 면적이 아니었다. 두 종류의 트랜지스터를 각각 다른 웨이퍼에서 따로 최적화할 수 있다는 것이었다 (DOI: 10.1149/ma2014-01/37/1412, 실측).
구리가 아니어도 된다는 것도 곧 확인됐다. 2020년의 한 학회 논문은 알루미늄 배선을 쓰는 200밀리미터 비구리 공정용으로 티타늄과 산화막을 붙이는 방식을 개발해, 티타늄 패드를 3마이크로미터 사방까지 작게 만들었고, 그 3차원 배선의 접촉 저항은 1옴, 기생 커패시턴스는 2펨토패럿 미만이었다 (DOI: 10.1109/ectc32862.2020.00044, 실측).
간격을 줄여도 약해지지 않는다는 증거도 이미지센서에서 나왔다. 2018년의 한 소자 학회 논문은 뒷면 조사형 이미지센서를 8.8마이크로미터에서 1.44마이크로미터까지 간격을 줄여 가며 만들고, 열주기 시험과 전기이동 시험 어느 쪽에서도 패드가 작아져서 생긴 결함은 나타나지 않았다고 보고했다 (DOI: 10.1109/iedm.2018.8614570, 실측).
메모리에서는 다른 이유로 쓰였다. 2019년의 한 학회 논문은 낸드 플래시가 한 웨이퍼 안에서 고온이 필요한 메모리 공정과 저온이 필요한 논리 공정을 함께 처리해야 해서 결국 양쪽 모두에 타협한 물건이 된다고 지적한 뒤, 둘을 아예 다른 웨이퍼로 떼어 만들면 각자의 열 예산 안에서 따로 최적화한 다음 붙일 수 있다고 적었다. 같은 논문의 시험 구조는 4마이크로미터 간격으로 11만 5천 개 연결을 3.61제곱밀리미터 안에 넣어 모든 웨이퍼에서 최소 전기 수율 98퍼센트를 넘겼고, 지름 3마이크로미터 패드를 10마이크로미터 간격으로 놓아 50만 개를 이은 더 긴 사슬에서도 비슷한 수율이 나왔다 (DOI: 10.23919/iwlpc.2019.8913862, 실측).
여기서 갈림길이 하나 나온다. 웨이퍼 두 장을 통째로 붙일 것인가, 웨이퍼를 잘라 낸 칩 조각을 다른 웨이퍼 위에 하나씩 올려 붙일 것인가.
통째로 붙이는 쪽이 자리를 훨씬 정확히 맞춘다. 조각으로 붙이는 쪽은 크기가 다른 칩을 섞을 수 있고 미리 걸러 낸 좋은 조각만 골라 쓸 수 있다.
문제는 자르는 순간 생긴다. 2021년의 한 학회 논문이 그 점을 정면으로 적었다. 웨이퍼를 조각내고 그 조각을 다루는 일 자체가 표면을 오염시키고 공정 흐름을 복잡하게 만든다는 것이다. 저자들은 자를 때 입자가 덜 생기는 방식을 골랐고, 자르는 동안 표면을 덮는 보호막을 썼다. 그들이 쓴 상용 플립칩 본더의 정렬 정확도 사양은 3시그마 기준 ±3마이크로미터였다. 그리고 저자들은 접합 공정 흐름을 조금 손대자 아주 좋은 정렬 정확도를 얻을 수 있었다고 맺었다 (DOI: 10.1109/ectc32696.2021.00018, 실측 + 장비 사양값).
이 ±3마이크로미터를 앞 절의 50나노미터 옆에 놓지 말자. 하나는 상용 장비 설명서에 적힌 사양값이고 다른 하나는 전용 접합 장비로 웨이퍼를 붙여 잰 값이며, 대상도 조건도 다르다.
그래도 조각 쪽에서 좋은 결과가 나온다. 2023년의 한 학회 논문은 4마이크로미터 간격, 2마이크로미터 패드로 조각을 웨이퍼에 붙여 칩 위 210개 사슬 전부에서 98퍼센트가 넘는 전기적 연결을 확인했고, 열주기와 습도와 고온 보관 시험을 모두 통과했다고 보고했다. (DOI: 10.1109/ectc51909.2023.00178, 실측).
조각 쪽에는 시간도 적이다. 2025년의 논문은 조각의 잘린 옆면이 습식 공정에 더 많이 노출되고 기다리는 시간도 길어져 수분이 계면으로 스며드는 문제가 심해진다고 적었다. 수분은 결합을 약하게 만들고 빈틈을 만들며 구리 패드의 저항을 올린다. 저자들은 두께 50마이크로미터짜리 얇은 조각을 붙이는 공정을 내놓아, 85도·습도 85퍼센트에서 168시간을 견디는 시험과 영하 40도에서 125도를 오가는 1000회 열주기 시험을 통과시켰다 (DOI: 10.1109/ectc51687.2025.00011, 실측).
둘 중 무엇이 나은지를 계산으로 재려는 시도도 있다. 2025년의 한 모형 논문은 정렬 어긋남, 입자 결함, 구리 파임의 편차, 표면 거칠기, 구리 패드 밀도를 한 틀에 넣어 웨이퍼째 붙이는 쪽과 조각으로 붙이는 쪽의 수율을 함께 계산하는 모형과 공개 시뮬레이터를 내놓았다. 저자들이 보고한 1,000배 이상이라는 숫자는 수율이 아니라 계산에 걸리는 시간이다. 근사 해석 모형이 시뮬레이션과 같은 정확도를 내면서 그만큼 빨랐다는 뜻이다 (arXiv:2511.05506, 모형·시뮬레이션).
2026년에 나온 한 설문 논문이 이 기술의 현재 위치를 잔인하게 요약한다. 반도체 설계·패키징·시스템·불량 분석에 걸친 여러 조직에서 약 100명이 익명으로 답했는데, 분석하기 가장 어려운 새 구조로 하이브리드 본딩을 꼽은 응답이 54퍼센트로 1위였다. 응답자의 69퍼센트가 서로 다른 공정에서 만든 조각을 한 덩어리로 묶는 제품이나 3차원 제품을 다루고 있었고, 앞으로 가장 중요한 가속 요소로는 더 높은 해상도의 비파괴 영상 기법이 10점 만점에 8.18점으로 꼽혔으며, 83퍼센트가 데이터 표준화 체계를 지지했다 (arXiv:2606.22149, 설문).
왜 어려운가. 결함이 두 칩 사이에 끼어 보이지 않는 곳에 있기 때문이다. 2023년의 신뢰성 리뷰가 접합 계면에서 짚은 것은 둘이다. 계면을 따라 구리가 이동하는 것, 그리고 접합 빈틈이 구리 패드의 전기이동 성능에 미치는 영향이다. 이 리뷰가 특히 강조한 것은 연마를 부드럽게 하는 것이 중요하다는 점이었다. 세게 갈면 절연막이 상하고, 상한 절연막이 곧 결함이 된다 (DOI: 10.1109/tdmr.2023.3327664, 리뷰).
간격을 더 줄이면 재료 자체가 버티지 못하는 지점도 있다. 2023년의 한 학회 논문은 0.5마이크로미터(500나노미터) 미만 간격을 목표로 설계 배치와 절연막 종류와 구리 연마 깊이 제어와 정렬 제어를 함께 살폈고, 초록의 마지막 문장에 구리를 얼마나 빽빽하게 깔았을 때부터 이 재료계가 무너지기 시작하는지도 함께 조사했다고 적었다 (DOI: 10.1109/ectc51909.2023.00010, 실측). 같은 해 다른 소자 학회 논문은 제목에 0.4마이크로미터(400나노미터) 간격을 내걸고(이 수치는 제목에만 있고 초록 본문에는 없다), 자리 맞추기가 어려운 문제를 육각 격자에 원형 패드를 놓는 시험 설계로 풀고 정렬 오차와 접촉 저항·수율·신뢰성의 관계를 분석했다 (DOI: 10.1109/iedm45741.2023.10413829, 실측).
표준이 없다는 문제도 있다. 2024년의 한 학회 논문은 절연막 재료가 제각각이라 서로 다른 공장에서 만든 웨이퍼를 섞어 붙이기 어렵다고 지적하고, 네 가지 절연막을 짝지어 결합 에너지와 계면의 미세 빈틈 밀도까지 재어 비교했다. 그 결과 수소를 넣지 않은 질화막과 수소를 넣은 산화막의 조합이 이 논문이 살핀 조합 가운데 가장 높은 결합 에너지를 냈고 250도 열처리 뒤 빈틈이 보이지 않았다며, 이 조합을 표준의 후보로 제안했다 (DOI: 10.1109/ectc51529.2024.00100, 실측). 2024년의 한 리뷰도 같은 곳을 가리켰다. 서로 다른 공정 세대, 서로 다른 공장에서 온 조각을 다루려면 장비 개발과 산업 표준을 함께 만들어야 한다는 것이다 (DOI: 10.1115/1.4064750, 리뷰).
바뀐 것은 접점 사이의 간격만이 아니다.
예전에 붙이는 일은 소자를 다 만든 다음에 오는 조립이었다. 지금은 표면을 몇 나노미터까지 다듬느냐, 어떤 기체로 활성화하느냐, 붙는 물결을 어떻게 다스리느냐가 소자의 저항과 수율과 수명을 정한다. 강도를 얻으면 자리를 잃는다는 맞바꿈이 표면 화학에 뿌리를 두고 있고 (DOI: 10.1021/acsaelm.6c00446, 실측), 연마를 세게 하면 신뢰성이 깎이며 (DOI: 10.1109/tdmr.2023.3327664, 리뷰), 어느 구리 설계 밀도부터 재료계가 무너지기 시작하는지가 공정 연구의 조사 대상이 됐다 (DOI: 10.1109/ectc51909.2023.00010, 실측). 이런 문장들은 조립 공정의 문장이 아니라 소자 공정의 문장이다.
그렇다고 옛 방식이 진 것은 아니다. 2023년의 한 학회 논문은 두 단계로 나눈 열압착 접합으로 시간당 300개가 넘는 처리량을 내면서 10마이크로미터 이하 간격을 맞췄고, 2밀리미터 사방 다이 하나당 평균 전단력이 110뉴턴을 넘었으며, 구리끼리의 접촉 저항률이 하이브리드 본딩에서 보고된 가장 낮은 값들에 견줄 만하다고 적었다. 그리고 저자들은 이렇게 결론지었다. 3차원 적층과 인터포저 같은 쓰임에서 약 7마이크로미터 간격까지는, 하이브리드 본딩보다 단순하다는 이유로 열압착 접합이 더 나은 선택이라는 것이다 (DOI: 10.1109/ectc51909.2023.00067, 실측). ⚠️ 이 논문의 10마이크로미터와 7마이크로미터는 초록이 범프 간격이라 적은 값이고, 바로 아래에서 말할 0.5·0.4마이크로미터는 접합 패드 간격이다. 서로 다른 것을 재는 자라 한 줄에 세울 수 없다.
앞도 아직 열려 있지 않다. 2024년의 리뷰는 문헌을 정리하며 웨이퍼째 붙이는 방식에서 0.5마이크로미터 미만 간격의 실현 가능성이 이미 보여졌다고 적었지만, 바로 이어 0.4마이크로미터 아래로 내려가는 확장의 한계는 아직 탐색 중이라고 썼다. 조각을 다루는 문제, 여러 공장에서 온 칩을 섞는 문제도 열린 채로 두었다 (DOI: 10.1115/1.4064750, 리뷰). 이 문장은 그 논문이 스스로 잰 값이 아니라 문헌을 정리한 진술이다.
2003년의 그 실험에서 구리막 두 장이 상온에서 붙는 데 든 준비는 60초짜리 이온빔 한 번이었다. 같은 일을 300밀리미터 웨이퍼 전면에서, 나노미터의 자리 정확도로, 아래층 소자를 상하게 하지 않는 온도로 되풀이하는 데 그 뒤로 20년이 걸렸다.
그래서 이 이야기의 결말은 「직접 붙이기가 이겼다」가 아니다. 사이에 끼우던 것을 빼자 붙이는 일 자체가 소자를 만드는 일이 됐고, 그 순간부터 성능은 트랜지스터를 얼마나 작게 그리느냐만이 아니라 두 면을 얼마나 평평하고 깨끗하고 정확하게 맞대느냐로도 정해지기 시작했다. 어느 간격에서 어느 방식을 쓸지는 아직 논문마다 갈리고, 그 갈림 자체가 이 분야가 지금 어디에 서 있는지를 보여 준다.