Paperis 아티클
조각을 더 잘 붙이는 문제가 아니라 조각들이 올라앉는 바닥과 패키지 밖으로 나가는 길을 바꾸는 문제다. 유리는 덜 휘고 치수가 안정적이지만 깨지고, 열 비아를 넣지 않으면 실리콘보다 열을 못 흘린다. 빛을 칩 옆에 앉히면 옆에서 맞대는 지금 방식으로 직접 붙인 파이버는 고칠 수 없어지는데, 바로 그 자리를 겨눈 탈착 커넥터가 같은 논문에서 이미 나왔다 — 게다가 유기 기판도 패키지 안 전기 링크도 그동안 가만있지 않았다.
이 글은 AI가 연구 논문을 바탕으로 작성한 교육·정보 제공용 콘텐츠이며, 전문가의 조언을 대체하지 않습니다. 오류를 발견하셨나요? 알려주세요
© 2026 네오쿤스(Paperis) · 링크 공유는 환영합니다. 전문 전재·재배포는 사전 허가가 필요합니다.
한 기판 회사가 칩을 얹는 판의 심을 수지에서 유리로 바꿔 보고 결과를 적었다. 부품을 놓는 자리가 설계값에서 벗어나는 정도, 즉 위치 정확도의 편차가 수지 심을 쓴 판 대비 35% 줄었다. 열을 받는 동안 판이 굽는 양은 그 판의 절반 이하로 내려갔다. 관통 구멍에 구리를 빈틈없이 채우는 데도 성공했고, 그 구멍들을 줄줄이 이은 시험 회로의 저항은 신뢰성 시험을 거친 뒤에도 처음 값에서 ±10% 안에 머물렀다.
같은 논문의 몇 문장 뒤에 이런 대목이 나온다. 판을 잘라 낼 때 유리 안쪽이 깨진다. 저자들은 원인이 유리와 그 위에 바른 빌드업 수지의 열팽창 차이에 있으며 깨짐이 둘의 경계 근처에서 생긴다는 것을 확인했다. 가장자리를 수지로 덧발라 유리에 걸리는 힘을 줄이면 260도 리플로를 거친 뒤에도 그 깨짐을 막을 수 있었다 (DOI: 10.1109/ectc51687.2025.00178, 기판 업체 발표).
한 논문 안에 이득과 대가가 한 문단 간격으로 놓여 있다. 이 편은 그 간격의 이야기다.
오랫동안 기판은 받침이었다. 성능을 정하는 것은 그 위에 무엇을 어떻게 붙이느냐였고, 판은 조각을 떠받치고 신호를 아래로 내려보내면 제 할 일을 한 것이었다. 신호를 장비 밖으로 보내는 일도 마찬가지였다 — 앞판에 꽂아 쓰는 광 모듈이 알아서 할 일이지 패키지가 신경 쓸 일이 아니었다.
지난 10여 년 동안 그 두 가지가 동시에 흔들렸다. 판을 유리로 바꾸려는 시도와, 빛으로 바꾸는 장치를 칩 옆자리까지 끌고 들어오려는 시도. 둘은 서로 다른 문제에서 출발했는데 같은 자리에서 만난다.
읽기 전에 하나. 이 편에 나오는 숫자들은 서로 다른 종류다. 만들어서 잰 값, 유한요소 해석이 낸 값, 아직 만들지 않은 물건의 목표치, 업체가 자기 기술을 소개하며 내놓은 값이 뒤섞인다. 라벨은 논문이 아니라 문장에 붙는다 — 한 논문이 두 층위를 다 말하기 때문이다. 가장 위험한 자리는 단위가 같은 두 값이 나란히 놓이는 곳이다. 그때마다 짚는다.
유기 기판은 유리섬유 천에 수지를 먹여 굳힌 판을 심으로 삼고, 그 위아래로 배선층을 한 겹씩 쌓아 올린 칩 받침판이다. 합판을 떠올리면 된다. 가운데 심이 두께와 뻣뻣함을 맡고, 배선은 그 심의 양면에 얇게 발라 올린 층에 그린다. 칩은 맨 위층에 얹히고, 신호는 심을 관통해 반대편 회로 기판까지 내려간다.
이 판이 문제가 되는 순간은 열이 들어올 때이고, 여기서 값 하나가 모든 것을 지배한다. 열팽창계수는 어떤 재료가 1도 데워질 때마다 제 길이의 백만분의 몇씩 늘어나는지를 적어 둔 값이다. 그래서 단위가 'ppm/°C'다. 문제는 값 자체가 아니라 차이다 — 붙여 놓은 두 재료의 값이 다르면 데울 때 한쪽이 더 늘고 식을 때 한쪽이 더 줄어들어 경계에 힘이 쌓인다.
그 힘이 판 전체로 나타난 것을 가리키는 말이 있다. 휨은 서로 다른 재료를 겹쳐 붙인 판이 데워졌다 식는 사이 재료마다 다른 만큼 늘고 줄어들어, 평평해야 할 면이 활처럼 굽어 버리는 것이다. 바이메탈 온도계와 같은 원리다. 늘어나는 정도가 다른 두 금속을 붙여 데우면 덜 늘어나는 쪽으로 휘어진다. 기판은 그 원리를 어쩔 수 없이 안고 있는 물건이다.
왜 이게 성능 문제인가. 칩을 붙일 때 접점 하나의 중심에서 옆 접점의 중심까지 — 접합 간격 — 는 수십 마이크로미터까지 내려와 있다. 판이 그만큼 굽으면 가장자리 접점은 아예 닿지 않거나 옆자리에 닿는다. 위에 아무리 정밀한 조각을 얹어도 얹히는 자리가 흔들려 있으면 소용없다.
그래서 두 재료를 같은 조건으로 붙여 본 연구가 있다. 100마이크로미터 두께 심의 유리 기판과 유기 기판을 나란히 놓고, 유리 쪽은 패널에서 18.4 × 18.4밀리미터 조각으로 잘라 같은 실리콘 다이를 260도 열압착으로 붙인 뒤 휨을 광학 간섭으로 쟀다. 저열팽창 유리는 같은 열팽창계수를 가진 유기 심보다 휨이 낮았고, 유리의 열팽창계수를 올리면 휨이 늘었다. 언더필의 필렛 크기도 얇은 기판의 휨에 영향을 주며 휨을 가장 줄이는 최적 크기가 따로 있었다 (DOI: 10.1109/tcpmt.2016.2641164, 실측과 모형을 함께 낸 연구).
이 문장에서 조건절을 빼면 안 된다. "같은 열팽창계수를 가진 유기 심보다"가 이 비교의 전부다. 유리가 이긴 이유는 열팽창계수가 낮아서가 아니라 — 그건 같게 맞춰 놓았다 — 훨씬 높은 탄성률과 열기계적 안정성 때문이라는 것이 저자들의 설명이다.
다른 팀은 다른 자로 쟀다. 200마이크로미터 두께 유리를 508 × 508밀리미터 패널에 올려 배선층 네 겹을 쌓고, 100마이크로미터 지름의 관통 구멍으로 앞뒤를 이어 시험 회로를 만들었다. 구리 선폭과 간격은 8마이크로미터였다. 이 유리의 휨은 같은 200마이크로미터 심 두께의 유기 기판(BT) 대비 3배 좋았다. 다만 저자들은 마지막에 이렇게 적었다 — 제조성과 신뢰성에 관한 우려를 개발하고 다듬고 평가하려면 추가 작업이 필요하다 (DOI: 10.4071/isom-wa15, 2014년 실증).
여기서 첫 번째 경고를 박아 둔다. 방금 나온 세 값 — 35%와 절반 이하, 그리고 3배 — 은 같은 자로 잰 값이 아니다. 앞의 둘은 한 기판 회사가 유기 코어와 견준 값이고, 3배는 특정 유기 심 재료와 견준 값이며, 그 앞의 비교는 아예 열팽창계수를 같게 맞춘 뒤 나머지 물성만 견준 값이다. 셋을 한 줄에 놓고 읽는 순간 세 번 틀린다.
그리고 유기 쪽이 멈춰 서 있었던 것도 아니다. 2012년, 한 재료 회사가 스마트폰·태블릿 같은 휴대기기용 얇은 심 재료 두 종을 내놓으며 적은 값이 이렇다. 면 방향 열팽창계수 2.8~3.3 ppm/°C — 저자들의 표현으로는 유리섬유 천 자체와 비슷한 수준이다. 한 종은 상온 굴곡 탄성률이 33~36기가파스칼을 넘었다. 패키지를 겹쳐 쌓는 구조에서 조립 전후의 휨을 재 보니 이 재료들은 기존 저열팽창 재료보다 훨씬 낮은 휨을 보였다 (DOI: 10.1109/ectc.2012.6249048, 재료 업체 발표).
이 사실은 앞의 비교와 모순되지 않고, 오히려 그 비교가 왜 열팽창계수를 같게 맞춰 놓고 시작했는지를 설명해 준다. 유기 심의 열팽창계수는 적어도 그 용도에서는 이미 유리와 겨룰 만한 자리까지 내려와 있었고, 남은 차이는 얼마나 뻣뻣한가와 얼마나 안정적인가 쪽으로 옮겨 갔다. 다만 이건 2012년 휴대기기용 얇은 심의 이야기다 — 지금 논쟁의 무대인 큰 AI 패키지와 같은 자로 잰 것이 아니다.
그러니 이 논쟁은 "유리가 유기를 이긴다"가 아니라 "어느 조건에서, 무엇을 기준으로"의 문제다. 유리 심 기판을 개관한 2025년 리뷰도 그 자리에 서 있다. 치수 안정성·열전도·전기 특성에서 유리가 유망하고 빛을 패키지 안에 들이는 일에도 중요할 수 있다고 적은 뒤, 바로 넘어야 할 병목을 나열한다 — 유리를 관통하는 전극을 만들고 거기에 금속을 채우는 일, 열팽창계수 불일치, 휨, 그리고 대면적 유리를 다루는 일 (DOI: 10.23919/nordpac65171.2025.11084260, 리뷰).
유리 관통 전극은 유리판을 위아래로 꿰뚫어 낸 구멍에 구리를 채워 만든 수직 배선이다. 실리콘을 뚫어 만든 관통 전극과 하는 일이 똑같다. 다른 것은 뚫리는 재료뿐인데, 그 하나가 이 기술의 거의 모든 어려움을 만들어 냈다.
유리가 새 아이디어가 아니라는 증거가 여기 있다. 2012년에 이미 유리를 인터포저 — 여러 칩을 나란히 얹어 놓고 그 사이를 잇는 배선만 촘촘히 깔아 둔 얇은 판 — 재료로 제안한 논문이 나왔다. 유기는 치수 안정성이, 실리콘은 비용이 문제라는 것이 출발점이었다. 저자들은 700밀리미터 이상의 패널까지 키울 수 있는 얇은 유리 인터포저를 제시하고 180마이크로미터 두께 유리에 50마이크로미터 간격의 관통 전극이 가능함을 보인 뒤 이렇게 적었다 — 작은 관통 구멍을 빠르게 만드는 일이 유리를 인터포저와 시스템 기판으로 채택하는 데 가장 큰 기술적 장벽이었다 (DOI: 10.1109/tcpmt.2012.2204392).
적어도 구멍을 뚫는 문제에서는 재료가 문제였던 적이 없다. 가공이 문제였다.
2014년, 초단 펄스 레이저로 유리 두께 전체를 한 번에 변형시킨 뒤 그 부분만 빠르게 녹여 내는 방식이 나왔다. 초당 약 5000개를 뚫을 수 있고, 50~200마이크로미터 두께 유리에서 식각 시간에 따라 10~50마이크로미터 지름을 5도 미만의 완만한 기울기로 얻었다. 같은 논문이 배경에 적어 둔 문장도 중요하다 — 금속화는 대체로 해결됐고, 구멍을 만드는 일이 여전히 유리 인터포저의 주된 걸림돌이다 (DOI: 10.1109/estc.2014.6962711).
이 계열을 상용화한 업체는 510 × 515밀리미터 패널 전체에서 누적 ±5마이크로미터의 위치 정확도를, 지름 대비 깊이 1:10에서 1:50까지의 종횡비로 낼 수 있다고 밝혔다. 이 소개에서 한정어가 가장 중요한 자리에 있다 — 유리는 미세균열이나 열응력 같은 결함을 만들지 않는 기술로 가공했을 때 공정 중에도 동작 중에도 신뢰성이 높다는 것이다 (DOI: 10.4071/001c.74577, 장비 업체 발표). 뒤집으면, 결함을 만드는 가공으로 뚫은 유리는 그렇지 않다는 뜻이다.
"그럼에도 불구하고 유리는 본질적으로 부서지기 쉽다." 유리 인터포저의 휨을 예측하는 시뮬레이션 모델을 만든 연구가 유리의 장점을 나열한 바로 다음 문장이다. 그래서 유리와 몰딩 수지의 조합을 잘못 고르면 안 된다는 것이 그 논문의 문제의식이었고, 저자들은 다섯 가지 인자가 휨에 미치는 영향을 하나씩 뗐다. 이 값들은 유한요소 시뮬레이션이 낸 값이고, 모델의 타당성은 8인치 몰딩 유리 웨이퍼의 휨 실측과 대조해 확인했다 (DOI: 10.1109/tcpmt.2021.3065647).
앞 절의 휨 실측과 이 시뮬레이션 값을 나란히 놓으면 안 된다. 시편의 크기와 조건이 다르다 — 하나는 18.4밀리미터 각 쿠폰에 다이를 붙이고 잰 것이고, 다른 하나는 8인치 몰딩 웨이퍼를 모형에 넣은 것이다.
판을 잘라 개별 패키지로 나눌 때 유리가 안쪽에서 깨졌다. 칼날이 지나간 자리가 아니라 유리와 빌드업 수지의 경계 근처였고, 원인은 그 둘의 열팽창 차이였다 (DOI: 10.1109/ectc51687.2025.00178, 기판 업체 발표).
그렇다면 열을 오래 먹이면 어떻게 되는가. 100마이크로미터 두께 맨유리에 30마이크로미터 지름의 구리 관통 전극을 120마이크로미터 간격으로 만들어 영하 55도에서 125도까지 열 사이클을 돌린 연구가 있다. 앞부분은 좋다 — 구리 관통 전극 사슬에서 전기적 고장은 하나도 나오지 않았다. 그런데 뒷부분이 있다. 단면을 전자현미경으로 들여다본 파괴분석에서 구리 박리와 유리 균열이 나왔다 (DOI: 10.1109/tcpmt.2017.2691407, 실측). 전기적으로 멀쩡한 것과 구조적으로 멀쩡한 것은 다르다. 다만 뒷부분만 인용해도 틀린다 — 저자들은 이 결과가 열기계 모형과 일치한다며 설계·공정 권고를 내놓는다. 유리를 접자는 논문이 아니라 조건을 좁히는 논문이다.
다른 시험도 결과가 두 겹이다. 열팽창계수 3과 8 ppm/°C인 두 조성의 유리로 인터포저를 만들어 영하 40도에서 125도까지 1000번 돌렸을 때, 400개짜리 관통 전극 사슬에서 고장은 없었다. 그런데 별도의 시험 — 10마이크로미터 선폭의 구리 구조에 전압을 걸고 96시간 가속 스트레스를 준 뒤 누설 전류를 잰 시험 — 에서 다른 결과가 나왔다. 열팽창계수 8 ppm/°C인 유리에 대해서는 구리가 유리 안으로 옮겨 가는 것을 막을 배리어층이 필요하다는 것이다 (DOI: 10.1109/ectc.2015.7159664, 실측). 조성을 바꿔 열팽창계수를 맞추는 일에는 이런 대가가 따라온다.
접합 방식이 바뀌면 문제가 다시 커진다. 칩과 유리 기판을 땜납 없이 구리끼리 직접 잇는 방식을 10마이크로미터 간격으로 놓고 유한요소 모델로 분석한 연구는 이렇게 적는다 — 열팽창 불일치는 잘 눌리는 땜납 접합으로는 관리할 수 있었지만, 새로 등장하는 전구리 접합에서는 시스템 수준 신뢰성 문제가 더 복잡해진다. 모델이 본 위험은 칩 안쪽 배선층의 계면 균열이었고, 저자들은 유리 심의 열팽창계수와 틈을 메우는 재료 선택이 그 위험에 어떤 영향을 주는지 들여다볼 수 있다고 적는다. 그리고 이 모델로 칩 수준과 보드 수준 신뢰성을 동시에 만족하는 조합을 고를 수 있다고 덧붙인다 (DOI: 10.1109/ectc51529.2024.00394, 유한요소 모형).
마지막 항목은 열이다. 유리와 실리콘 인터포저의 열 성능을 휴대기기 용도로 견준 연구는 통념을 그대로 적으며 시작한다 — 실리콘은 좋은 열전도체이고 유리는 나쁜 전도체라, 이 점이 유리를 패키징 재료로 부적합하게 만들 수 있다는 것은 잘 알려져 있다. 이 연구는 유리 기판의 유효 열전도도를 적외선 현미경으로 재서 넣고 그 위에서 계산 모형을 돌렸는데, 결과에는 반전이 있다. 열 통로 역할을 하는 관통 전극을 넣으면 유리 인터포저의 접합부 온도는 약 60%, 실리콘 인터포저는 45% 내려가 둘 다 수용 가능해진다. 다만 이 두 숫자는 각각 열 비아가 없을 때의 자기 자신과 견준 값이지, 유리가 실리콘보다 60 대 45로 낫다는 뜻이 전혀 아니다. 그리고 유리에는 실리콘에 없는 장점이 하나 있었다 — 로직 칩과 메모리 칩 사이의 열 절연이 훨씬 좋다. 모바일 기기를 흉내 낸 케이스 안에 넣었을 때는, 열 비아가 있는 한 두 재료가 비슷한 성능을 냈다 (DOI: 10.1109/ectc.2013.6575767, 계산 모형).
분모가 다르면 방향도 달라진다. 앞서 본 2025년 리뷰가 유리의 열전도를 장점으로 꼽은 것은 유기 기판과 견준 이야기이고, 방금 본 "나쁜 전도체"는 실리콘과 견준 이야기다. 비교 대상이 다를 뿐이다.
한 반도체 회사가 스위치 칩과 광 회로를 같은 패키지에 담아 처음으로 완전히 동작시킨 결과를 정리하며 배경에 이렇게 적었다. 데이터센터의 IP 트래픽이 2.5년마다 두 배가 되고 있다. 그리고 이 문장이 이 편의 반전이다 — 데이터 속도가 높아질수록 전기 링크가 갈 수 있는 거리는 줄어드는데, 에너지 효율은 그만큼 좋아지지 않는다 (DOI: 10.1117/12.2577314, 제조사 발표).
두 가지가 동시에 나빠지는 것이다. 더 빨리 보내려니 더 멀리 못 가고, 그렇다고 비트당 값이 싸지지도 않는다. 같은 글이 그 해법의 효과를 설명하는 방식도 정직하다. 광을 칩 가까이 놓으면 전체 전력이 주는데, 그 이유는 전기 채널이 짧아져서 신호를 밀어내는 회로의 전력이 줄기 때문이다.
공동 패키징은 전기 신호를 빛으로 바꾸고 되돌리는 장치를, 스위치나 프로세서와 같은 패키지 안에 함께 담는 방식이다. 예전에는 그 장치가 앞판에 꽂아 쓰는 손가락만 한 모듈에 들어 있었고 신호는 거기까지 전기로 기어갔다. 공동 패키징은 그 모듈을 뜯어 칩 옆자리로 옮겨 앉히는 일이다.
값이 어디서 나오는지를 회로 쪽에서 설명한 논문이 있다. 앞판에 꽂는 모듈은 레인당 100기가비트/초를 넘어서면 채널에서 잃은 신호를 되살리려고 전력을 많이 먹는 디지털 신호처리 칩을 써야 한다. 공동 패키징은 그것을 선형 증폭 회로로 대체할 수 있어 전력·비용·지연이 함께 준다. 이 팀이 내놓은 것은 그 선형 구동용 4채널 프런트엔드 회로다. 초록이 그 회로가 앉을 자리로 그린 것은 광 엔진 — 전기 신호를 빛으로 바꾸고 되돌리는 부품 묶음이다 — 하나에 4채널 트랜시버 네 개를 넣어 초당 112기가비트짜리 파이버 채널 16개를 칩 가장자리에 붙인 구조였다.
그런데 같은 초록의 마지막 문장을 봐야 한다. 그 안에 내장한 등화 회로가 스위치와 각 광 엔진 사이의 10~12데시벨 채널 손실을 보정해야 한다 (DOI: 10.1109/a-sscc58667.2023.10347914). 손실이 사라진 것이 아니다. 짧아졌을 뿐이고, 짧아진 자리에도 10데시벨이 남아 있다.
실물도 있다. 14나노 공정 FPGA — 회로 구성을 나중에 바꿀 수 있는 칩이다 — 다이 하나에 광 입출력 칩렛 다섯 개를 담아 초당 5.12테라비트를 냈다. 저자들은 이것을 처음으로 실현되고 검증된 5.12테라비트 공동 패키지 FPGA라고 적는다 (DOI: 10.1109/vlsitechnologyandcir46769.2022.9830221). 다른 팀은 정부 과제로 광 회로 묶음 세 벌을 실리콘 브리지로 잇고 파이버 다발 세 개를 칩 옆면에 맞대어 붙였다 — 결합기는 모두 56개, 간격 127마이크로미터. 저자들은 이것을 개념 증명 조립의 성공으로 적는다 (DOI: 10.1109/ectc51687.2025.00061). 만들어 봤다는 것과 팔 수 있다는 것은 다르고, 저자들 자신이 그 구분을 지키고 있다.
1.7과 0.034. 가장 잘못 읽히기 쉬운 두 숫자이고, 둘이 속한 단위가 논쟁이 벌어지는 자리다.
비트당 에너지는 데이터 한 비트를 한쪽에서 다른 쪽으로 옮기는 데 든 전기 에너지를, 옮긴 비트 수로 나눈 값이다. 1피코줄은 1조분의 1줄이다. 값이 작을수록 좋은데, 정작 중요한 것은 크기가 아니라 무엇까지 세어 넣었느냐다 — 빛을 만드는 레이저를 포함했는지에 따라 같은 링크의 값이 달라진다.
숫자를 늘어놓아 보자.
1.7피코줄/비트. 7나노 핀펫으로 만든 초당 112기가비트 트랜시버의 값이다. 그런데 이건 광이 아니라 전기이고, 용도가 패키지 안 통신이다 (DOI: 10.1109/isscc42613.2021.9365752). 기준선으로 자주 불리는 값이지만, 광이 대체하려는 구간과 같은 구간은 아니다.
약 2피코줄/비트. 파장 다중화를 쓴 칩 위 링크를 28나노와 14나노 공정으로 설계해 전자·광자를 함께 시뮬레이션한 값이다. 초당 25기가비트·오류율 10⁻¹²의 최적점이며, 결정적으로 레이저와 링 온도 조절 전력을 포함해서 센 값이다 (DOI: 10.1109/jlt.2016.2542065, 공동 시뮬레이션 모형).
3.5피코줄/비트. 전자 회로와 광 회로를 같은 웨이퍼에 함께 만든 초당 200기가비트 파장 다중 트랜시버의 값이다. 이 팀이 그 구조를 택한 이유는, 두 칩을 따로 만들어 붙이면 정전기 보호 회로와 입출력 패드 때문에 기생 용량이 생겨 신호 품질과 에너지 효율이 나빠지기 때문이었다 (DOI: 10.1109/a-sscc60305.2024.10848817). 다만 초록은 이 값도, 레이저를 셌는지도 말하지 않는다 — 제목에만 있는 숫자다.
약 1피코줄/비트. 이 값의 성격은 다르다. 200기가비트급 수직 공진 레이저를 개발한 팀이 잰 것은 소자다 — 3데시벨 대역폭 35기가헤르츠 초과, 상대 세기 잡음 −152데시벨/헤르츠 미만, OM4 광섬유 50미터에서 정정 불가 오류 없음. 반면 1피코줄/비트는 그 소자로 제안한 근접 패키지 광 구조가 낼 수 있다고 한 값이고, 저자들은 그것이 광 인터커넥트 가운데 가장 높은 효율이라고 덧붙인다. 그리고 이 구조는 패키지 안이 아니라 근처다 (DOI: 10.3390/photonics13010090).
2.5피코줄/비트, 그리고 1피코줄/비트 미만. 유럽 공동 과제가 내놓은 이 값들은 전부 미래형이다. 채널당 초당 112기가비트를 지원하도록 설계됐고, 22나노 공정 회로가 1피코줄/비트 미만을 낼 잠재력이 있으며, 전체 소비를 2.5피코줄/비트까지 낮출 것으로 기대한다. 포트당 초당 6.4테라비트도 같은 성격의 목표치다 (DOI: 10.1117/12.3079256, 로드맵 목표).
이 다섯을 한 줄에 놓고 "광이 전기보다 좋아지고 있다"로 읽으면 여러 번 틀린다. 전기와 광, 실측과 시뮬레이션과 목표, 트랜시버만 센 값과 레이저까지 센 값, 링크 전체를 센 값과 회로만 센 값, 패키지 안과 근처가 섞여 있다. "광이 언제 전기를 이기는가"는 이 자들을 통일해야 답이 나오는 질문인데, 통일된 자가 아직 없다.
테라비트도 마찬가지다. 5.12테라비트는 패키지 하나가 내는 총량, 112기가비트는 채널 하나, 6.4테라비트는 포트 하나가 낼 목표다.
삽입 손실은 어떤 구간을 지나는 동안 신호가 얼마나 약해졌는지를 데시벨로 적은 값이다. 3데시벨이면 절반쯤, 10데시벨이면 10분의 1만 남았다는 뜻이다. 그래서 이 값은 숫자보다 '어느 구간'인지를 먼저 봐야 한다 — 도파로 1센티미터를 지난 값과, 파이버에서 칩으로 건너뛴 값과, 링크 전체를 지난 값이 전부 같은 단위로 적힌다.
유리 안에 빛길을 내는 방법이 있다. 은 이온을 유리 표면으로 스며들게 해 그 부분의 굴절률만 높이면, 빛이 그 안에 갇혀 흐르는 길 — 도파로 — 이 된다. 공동 패키징용으로 이 방법을 다듬은 연구는 전파 손실 0.034데시벨/센티미터의 도파로를 만들었고, 광 칩의 도파로와 유리 도파로 사이의 결합 손실은 0.5데시벨 미만이었다. 이 도파로에는 85도에서 5년을 견뎌야 한다는 요구가 붙는데, 저자들은 알칼리 유리와 차단막으로 그 요구를 충족했다고 보고한다. 조건이 붙는 쪽은 앞의 0.5데시벨이다 — 차단막이 200나노미터보다 얇을 때의 값이다 (DOI: 10.1109/ectc51529.2024.00023, 실측).
같은 계열의 앞선 연구는 한 초록 안에 층위 셋을 나란히 적어 두었다. 전파 손실 0.08데시벨/센티미터, 파이버에서 도파로로 들어가는 결합 손실 0.3데시벨, 유리 도파로에서 실리콘 광 도파로로 건너가는 결합 손실 0.25데시벨 (DOI: 10.1109/icsj47124.2019.8998659). 세 값이 전부 데시벨인데 재는 곳이 다 다르다.
파이버를 붙이는 자리도 보자. 유리 광 브리지를 쓴 팀은 파이버에서 광 칩까지의 평균 손실이 1.41데시벨, 뗐다 붙였다 할 수 있는 커넥터 자체의 평균 손실이 0.33데시벨이라고 보고했다 (DOI: 10.1109/jlt.2023.3285149). 다른 팀은 유리 웨이퍼를 레이저로 잘라 커넥터가 닿는 6.5밀리미터 구간의 평탄도를 1마이크로미터 미만으로 만들고, 레이저로 판 자리에 커넥터 핀이 스스로 맞춰 들어가게 했다. 커넥터를 끼웠다 뺐다 한 뒤 재 보니, 그 수동 정렬 방식은 능동 정렬 대비 결합 손실이 평균 0.19데시벨 늘었다 (DOI: 10.3389/aot.2023.1244009). 늘어난 값이지 절대값이 아니다.
이제 가장 위험한 자리다. 앞 절의 10~12데시벨은 여기 나온 값들과 같은 단위로 적혀 있지만 전기 채널의 손실이다. 방금 나열한 여덟 값은 전부 빛이 지나가는 자리의 값인데, 그중 0.034와 0.08은 도파로 1센티미터당이고 0.5·0.3·0.25·1.41·0.33·0.19는 경계 하나를 건널 때마다의 값이다. 단위가 달라 눈에 띄는 짝은 조심하기 쉬운데, 단위가 같아서 그냥 넘어가는 짝이 더 위험하다.
숫자를 떠나 이 기술이 걸려 있는 자리를 하나만 꼽으면 파이버를 붙이는 순간이다. 옆에서 맞대어 빛을 받는 방식에서 업계가 쓰는 것은 실리콘에 V자 홈을 식각해 파이버를 직접 붙이는 것이다. 그 방식을 문제로 지목한 논문의 문장이 이렇다. 재작업 능력이 전혀 없어서, 이 공정에서 오류가 나면 패키지 전체를 잃고 거기 투입된 비싼 실리콘까지 함께 잃는다. 그리고 문제는 곱해진다 — 한 패키지에 붙이는 광 칩이 늘어날수록 전체 수율이 그만큼 나빠진다 (DOI: 10.1109/jlt.2023.3285149).
이 팀의 해법이 흥미로운 것은 다른 데서 이미 배운 답을 그대로 가져왔기 때문이다. 도파로와 정렬 구조를 새겨 넣은 유리 광 브리지를 광 칩에 다이 단계에서 붙여 광 모듈을 만들고, 그 모듈을 하나씩 시험해 멀쩡한 것만 패키지에 투입한다. 그러면 전체 수율이 더 이상 광 모듈 개수에 곱해지지 않는다. 조각을 붙이기 전에 미리 시험해 멀쩡하다고 확인된 것 — 알려진-양품-다이 — 만 쓴다는 원칙이 광에서 그대로 되풀이된 것이다. 덤으로 파이버가 비싼 실리콘에 영구히 붙어 있지 않게 된다.
유리와 광이 한 판 위에서 만나는 자리도 있다. 결함 없이 유리를 뚫고 파는 가공 기술과, 이온 교환 도파로·수동 정렬을 다루는 연구소의 공정을 합쳐 전기 배선과 광 배선을 한 기판 안에 넣는 시도가 2026년에 보고됐다. 잰 것은 관통 구멍의 위치 정확도와 지름 편차, 캐비티 표면 거칠기였고, 저자들은 이것을 하이브리드 기판 플랫폼의 실현 가능성 실증으로 적는다 (DOI: 10.1117/12.3080591).
한 후공정 업체는 이 조합이 현장에서 무엇을 뜻하는지를 나열한다. 파이버 다발을 광 칩에 얹을 때 능동 정렬이냐 수동 정렬이냐, 빛을 위에서 격자로 받느냐 옆에서 맞대어 받느냐, 그리고 전기 성능과 열 성능이 둘 다 난제라는 것이다. 그중 이 업체가 공정 해법까지 내놓은 것은 팬아웃 구조로 만든 공동 패키지의 휨이었다 — 웨이퍼를 붙일 때와 패키지를 붙일 때 각각 (DOI: 10.1109/impact67645.2025.11281694, 후공정 업체 발표). 이 편의 두 축이 여기서 만난다. 바닥이 굽으면 빛길도 어긋난다.
그리고 온도가 있다. 공동 패키징은 뜨거운 칩 옆에 광 부품을 앉히는 일이고, 그 부품들은 열팽창계수가 서로 다른 재료로 만들어져 있다. 미세 거울로 빛을 꺾어 재배치하는 모듈을 놓고 이 문제를 따져 본 연구가 있다. 유한요소법으로 열 변형과 빛의 전파를 함께 푼 결과, 1550나노미터에서 15도부터 85도까지 결합 효율은 85%를 넘었고, 20도와 85도 사이의 평균 결합 손실 차이는 계산으로는 0.49데시벨이었다. 그런데 같은 팀이 실제로 만들어 25도·55도·85도에서 재 보니, C 대역 평균 손실 차이는 0.80데시벨이었다 (DOI: 10.1109/jlt.2023.3283023).
두 값을 그냥 지나치면 안 된다. 계산은 20도와 85도 두 점을 1550나노미터에서 견줬고 실측은 25·55·85도를 C 대역 평균으로 견줬으니 이 둘도 같은 자로 잰 값이 아니다. 그래도 방향은 남는다 — 실측이 더 나빴다. 앞에서 열거한 결합 손실들이 대부분 상온의 값이라는 사실과 겹쳐 읽으면 — 온도를 넣으면 예산이 다시 짜여야 하고, 그 예산은 모형이 예상한 것보다 빠듯할 수 있다.
2018년, 서버까지 광섬유를 끌어오는 구조와 구리로 잇는 기존 구조를 견준 비교 분석이 이렇게 끝난다 — 떠오르는 저비용 공동 패키징이 고차수 스위치와 결합되면 저울을 광섬유 쪽으로 기울일 가능성이 높다 (DOI: 10.1109/ps.2018.8751280). 조건이 둘이고 결론은 가능성이며, 제목 자체가 「우리는 이미 도달했는가?」라는 질문형이었다.
남은 질문이 그 제목에 그대로 들어 있다. 이 대가를 다 치르고도 광을 패키지 안까지 끌고 들어오는 것이 이득인 시점은 언제인가. 답이 논문마다 다르다는 것이 이 편의 결론이다.
같은 시기의 다른 글은 공동 패키징을 유일한 답으로 놓지 않는다. 스위치의 속도와 포트 수가 함께 올라가는 압력이 새로운 꽂아 쓰는 모듈 형태, 보드 위에 얹는 광, 그리고 스위치 칩과의 공동 패키징을 모두 밀어 올리고 있다는 것이다 (DOI: 10.1364/ofc.2019.th3a.2). 셋 다 같은 필요에 대한 서로 다른 응답으로 나열돼 있다.
그리고 2026년에도 그중 다른 선택지가 제안된다. 앞에서 본 수직 공진 레이저 팀이 내놓은 것은 패키지 안이 아니라 근처에 광을 두는 구조였다 (DOI: 10.3390/photonics13010090). 광이 구리보다 멀리 갈 수 있어 클러스터를 크게 묶을 수 있다는 것이 근거인데, 그 이유라면 굳이 패키지 안까지 들어갈 필요가 없다.
기술의 진행도 순탄하지만은 않다. 코히어런트 방식을 목표로 한 정부 과제의 최종 보고서는 여러 최초를 나열한 뒤 이렇게 적는다. 프로그램의 속도 목표인 초당 112기가비트를 달성했다 — 다만 목표했던 것보다 높은 오류율에서였다 (DOI: 10.2172/2221777, 과제 최종 보고서). 도달했다는 말과 도달하지 못했다는 말이 한 문장 안에 있다.
가장 정면으로 질문을 겨눈 것은 2026년의 한 논평이다. 저자들의 주장은 공동 패키징을 부품 수준의 최적화로 보면 안 된다는 것이다 — 그것은 광자와 전자와 시스템 설계 사이의 경계를 다시 그리는 아키텍처적 결단이다. 그리고 덧붙인다. 광이 계산 장치에 가까워질수록, 패키징과 열 관리와 시스템 수준의 견고성이 성능과 확장성을 점점 더 지배하게 된다. 이질적 집적 전략과 새 패키징 플랫폼이 AI 시스템의 확장 법칙을 다시 쓰지만, 그 과정에서 소자 중심의 분석에서는 과소평가되는 트레이드오프를 자주 들여온다는 것이다. 그래서 이들이 꼽은 결정 요인은 성능 수치가 아니었다 — 표준화, 서비스 가능성, 그리고 열을 함께 고려한 공동 설계가 공동 패키징이 초기 배치에서 광범위한 채택으로 넘어갈 수 있을지를 결정할 것이라고 적는다 (arXiv:2603.21313v1, 프리프린트 논평).
'서비스 가능성'이 이 목록에 들어 있다는 것이 중요하다. 그것은 앞에서 본 「고칠 수 없다」의 다른 이름이다.
정리하면 이렇다. 유리는 유기보다 덜 휘고 치수가 안정적이며 큰 판으로 만들 수 있다 — 그 큰 판을 다루는 일 자체가 병목 목록에 올라 있긴 하다. 그러나 깨지고, 열 비아를 넣지 않으면 실리콘보다 열을 못 흘리며, 접합 방식이 바뀌면 신뢰성 문제가 다시 커진다. 광은 전기가 갈 수 없는 거리를 가고 신호처리 칩을 덜어 낼 수 있다. 그러나 옆에서 맞대는 지금 방식대로 파이버를 직접 붙이면 고칠 수 없어지고 — 같은 논문이 내놓은 탈착 커넥터가 겨눈 자리가 정확히 거기다 —, 온도가 결합 예산을 갉아먹으며, 비교에 쓰이는 숫자들이 서로 다른 자로 잰 값이다. 게다가 상대편도 가만있지 않았다 — 유기 심의 열팽창계수는 적어도 휴대기기용 얇은 심에서는 유리섬유 천 수준까지 내려왔고, 전기 링크는 패키지 안에서 초당 112기가비트를 1.7피코줄/비트에 옮긴다.
그런데도 두 시도가 함께 굴러가는 이유는 하나로 모인다. 성능의 단위가 또 한 겹 내려갔기 때문이다. 예전에는 트랜지스터를 얼마나 작게 만드느냐가 성능이었고, 그다음에는 조각을 어떻게 붙이느냐가 성능이었다. 이제는 그 조각들이 올라앉은 바닥이 얼마나 평평하게 버티는가와, 신호가 나가는 출구가 어디에 있는가까지가 성능의 일부다.
앞의 편들에서 자를 이유가 물리에 있는 한 자르는 일에 종착점이 없다고 했다. 같은 말을 이렇게 바꿔 적을 수 있다. 위에서 아무리 정밀하게 만들어도 그 정밀도는 바닥이 허락하는 만큼만 쓸 수 있고, 아무리 빨리 계산해도 그 결과는 출구가 내보내는 만큼만 나간다. 지금 논쟁 중인 것은 유리가 옳으냐 광이 옳으냐가 아니라, 그 두 자리에 값을 얼마나 치를 것이며 그 값이 언제 이득으로 바뀌느냐다.
라벨은 논문이 아니라 인용한 문장에 붙는다. 요지 줄의 등급은 그 논문 전체의 성격이다.